X波段頻率合成器設(shè)計

　　3 電路設(shè)計

　　X波段頻率源的設(shè)計重點在于選擇合理的PLL輸出、鎖相環(huán)路濾波器的設(shè)計以及電路PCB布板和電磁兼容設(shè)計。

　　3.1 環(huán)路濾波器的設(shè)計

　　環(huán)路濾波器是鎖相環(huán)電路中最重要的一個部分，它的性能好壞直接關(guān)系到鎖相輸出的相位噪聲和雜散指標(biāo)，鎖定時間。環(huán)路對帶內(nèi)噪聲呈低通濾波，對VCO噪聲呈高通特性，所以選擇環(huán)路帶寬在兩噪聲源譜密度的交叉點附近總是比較接近于最佳狀態(tài)的。環(huán)路濾波器分為有源濾波和無源濾波，當(dāng)VCO的調(diào)諧電壓超過鑒相器的最大輸出電壓時，就要用到有源環(huán)路。使用有源環(huán)路時，選擇合適的運算放大器對環(huán)路的性能有很重要的影響，主要影響的參數(shù)有噪聲電壓、噪聲電流、轉(zhuǎn)換速率、偏置電流。其中噪聲電壓、噪聲電流主要影響輸出信號的相噪特性，而轉(zhuǎn)換速率、偏置電流對雜散和轉(zhuǎn)換時間的影響較大。此外運算放大器的偏置電壓對輸出信號的相位噪聲影響也較大。

　　3.2 PCB的布板和電磁兼容設(shè)計

　　3.2.1 優(yōu)質(zhì)電源和良好的電源濾波

　　對于PLL電路，要得到頻譜純度高的信號，電源穩(wěn)定度是非常主要的指標(biāo)?？蛇x用串聯(lián)穩(wěn)壓器，做好直流電源與控制電源的去耦來減小外界信號對電源的干擾。

　　3.2.2 合理的布板

　　鑒相器中充電泵的供電線最易受到噪聲信號的影響,可在Vcc和充電泵的供電線上放置去藕電容。容值為0.1mF, 1mF和10mF的電容能在寬頻率范圍內(nèi)濾出噪聲。一般把較小的電容靠近PLL芯片放置用來處理高頻噪聲，大些的電容放遠些，最好在它們之間加電感。設(shè)計時確保充電泵供電線和VCO的調(diào)諧線路遠離噪聲源，盡量避免在VCO調(diào)諧線路的近端排布任何信號走線，調(diào)諧電壓非常微小的變化也會使一個高增益VCO產(chǎn)生很大的頻率偏移。對VCO應(yīng)采用適當(dāng)?shù)钠帘未胧?，任何具有靠近VCO諧振點頻率的噪聲都會很容易地被耦合至VCO并對其進行調(diào)制,當(dāng)輸出信號的諧波能量被耦合至VCO振蕩回路中時就會產(chǎn)生寄生輸出，影響輸出性能。

　　4 實驗結(jié)果

　　基于上面的理論和分析，我們研制出了輸出頻率為13.2~13.5GHz的頻綜系統(tǒng)，通過改變頻率控制字和跳頻步進，能夠?qū)崿F(xiàn)點頻和以1MHz為步進的跳頻輸出。圖2為PLL輸出頻點為13.41GHz時的相位噪聲, 圖3為PLL輸出頻率為13.41GHz時寬帶雜散譜，鑒相頻率為1MHz。由圖可見，PLL輸出的相位噪聲達到指標(biāo)所給的-65dBc/Hz@1kHz, 輸出雜散也得到很好的抑制，對鑒相頻率的抑制優(yōu)于-80 dBc，輸出雜散也得到很好的抑制。由于本實驗受頻率合成芯片中鑒相器噪聲基底和分頻器分頻次數(shù)不連續(xù)的影響使得最終輸出的相位噪聲受鑒相器限制，故在實際應(yīng)用中采用鑒相器噪聲基底更低和分頻次數(shù)連續(xù)的鑒相器相位噪聲和雜散還可以得到一定程度的改善。

　　圖2 相位噪聲測試結(jié)果

　　圖3 雜散測試結(jié)果

　　5 總結(jié)

　　通過對X波段微波頻率合成器的設(shè)計和實驗工作可以看到，采用PLL 頻率合成方案構(gòu)成的頻率合成器的指標(biāo)是令人滿意的。從前面的分析和實驗結(jié)果可知，PLL頻率合成器在相位噪聲特性、雜波抑制及頻率分辨率等方面相對于單一的頻率合成方式都較大的優(yōu)勢，其更大的優(yōu)點還在于相對于多環(huán)鎖相和混頻鎖相其結(jié)構(gòu)簡單、調(diào)試方便、性能穩(wěn)定。因此PLL頻率合成方案是用于頻率合成器設(shè)計的一種較好的方案，可以推廣至不同的頻段和不同的應(yīng)用。