基于FPGA分布式算法的低通FIR濾波器的設計與實現(xiàn)

　　0 引言

　　傳統(tǒng)數(shù)字濾波器硬件的實現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號處理器(DSP)來實現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結構，這種結構特別適用于并行處理結構，相對于傳統(tǒng)方法來說，其并行度和擴展性都很好，它逐漸成為構造可編程高性能算法結構的新選擇。

　　分布式算法是一種適合FPGA設計的乘加運算，由于FPGA中硬件乘法器資源有限，直接應運乘法會消耗大量的資源。本文利用了豐富的存儲器資源進行查找表運算，設計了一種基于分布式算法低通FIR濾波器;利用線性相位FIR濾波器的對稱性減小了硬件規(guī)模;利用分割查找表的方法減小了存儲空間;采用并行分布式算法結構和流水線技術提高了濾波器的速度，在FPGA上實現(xiàn)了該濾波器。

　　1 分布式的濾波器算法

　　FIR濾波器突出的特點是單位取樣響應h(n)僅有有限個非零值。對于一個N階的FIR濾波器形式如下：

　　在許多數(shù)字信號處理應用領域中，在技術上是不需要通用的乘法算法的。對于本系統(tǒng)可以通過Matlab中的fdatool工具根據(jù)設計要求設計出濾波器的系統(tǒng)函數(shù)h(n)，那么乘積項h(k)×x(n-k)就變成了2個常數(shù)的乘法。無符號數(shù)的分布式算法和有符號數(shù)的分布式算法是分布式算法在FIR濾波器中的2種典型算法。

　　1.1 無符號數(shù)的分布式算法設計

　　由于FPGA為并行處理結構，所以假設x(n-k)數(shù)據(jù)寬度為L b，則由式(1)可表示為：

　　由式(1)、式(2)可以得到：

　　假設：

　　則式(1)可以表示為：

　　1.2 有符號數(shù)的分布式算法設計

　　對于有符號數(shù)的補碼表示為：

　　則由式(5)，式(1)可得：

　　2 分布式的濾波器的軟件實現(xiàn)

　　從式(5)和式(7)可以看出，利用分布式算法實現(xiàn)一個N項乘積和，關鍵是如何實現(xiàn)式(4)中乘積項及各乘積項之和。