<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計(jì)

          基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計(jì)

          作者: 時(shí)間:2015-01-09 來源:網(wǎng)絡(luò) 收藏

            公司的 32位軟處理器核是支持CoreConnect總線的標(biāo)準(zhǔn)外設(shè)集合。處理器運(yùn)行在150MHz時(shí)鐘下,可提供125 D-MIPS的性能,非常適合設(shè)計(jì)針對(duì)網(wǎng)絡(luò)、電信、數(shù)據(jù)通信和消費(fèi)市場(chǎng)的復(fù)雜嵌入式系統(tǒng)。

          本文引用地址:http://www.ex-cimer.com/article/267948.htm

            1 的體系結(jié)構(gòu)

            MicroBlaze 是基于公司的微處理器IP核,和其它外設(shè)IP核一起,可以完成可編程系統(tǒng)芯片(SOPC)的設(shè)計(jì)。MicroBlaze 處理器采用RISC架構(gòu)和哈佛結(jié)構(gòu)的32位指令和數(shù)據(jù)總線,可以全速執(zhí)行存儲(chǔ)在片上存儲(chǔ)器和外部存儲(chǔ)器中的程序,并和其它外設(shè)IP核一起,可以完成可編程系統(tǒng)芯片(SOPC)的設(shè)計(jì)。MicroBlaze處理器采用RISC架構(gòu)和哈佛結(jié)構(gòu)的32位指令和數(shù)據(jù)總線,可以全速執(zhí)行存儲(chǔ)在片上存儲(chǔ)器和外部存儲(chǔ)器中的程序,并訪問其的數(shù)據(jù),如圖1所示。

            

           

            (1)內(nèi)部結(jié)構(gòu)

            MicroBlaze內(nèi)部有32個(gè)32位通用寄存器和2個(gè)32位特殊寄存器—PC指針和MSR狀態(tài)標(biāo)志寄存器。為了提高性能,MicroBlaze還具有指令和數(shù)據(jù)緩存。所有的指令字長都是32位,有3個(gè)操作數(shù)和2種尋址模式。指令按功能劃分有邏輯運(yùn)算、算術(shù)運(yùn)算、分支、存儲(chǔ)器讀/寫和特殊指令等。指令執(zhí)行的流水線是并行流水線,它分為3級(jí)流水:取指、譯碼和執(zhí)行,如圖2所示。

            (2)存儲(chǔ)結(jié)構(gòu)

            MicroBlaze是一種大端存儲(chǔ)系統(tǒng)處理器,使用如圖3所式的格式來訪問存儲(chǔ)器。

            (3)中斷控制和調(diào)試接口

            MicroBlaze可以響應(yīng)軟件和硬件中斷,進(jìn)行異常處理,通過外加控制邏輯,可以擴(kuò)展外部中斷。利用微處理器調(diào)試模塊(MDM)IP核,可通過JTAG接口來調(diào)試處理器系統(tǒng)。多個(gè)MicroBlaze處理器可以用1個(gè)MDM來完成多處理器調(diào)試。

            (4)快速單一連接路接口

            MicroBlaze處理器具有8個(gè)輸入和8個(gè)輸出快速單一鏈路接口(FSL)。FSL通道是專用于單一方向的點(diǎn)到點(diǎn)的數(shù)據(jù)流傳輸接口。FLS和MicroBlaze的接口寬度是32位。每一個(gè)FSL通道都可以發(fā)送和接收控制或數(shù)據(jù)字。

            

           

            2 CoreConnect技術(shù)

            CoreConnect 是由IBM開發(fā)的片上總線通信鏈,它使多個(gè)芯片核相互連接成為一個(gè)完事的新芯片成為可能。CoreConnect技術(shù)使整合變得更為容易,而且在標(biāo)準(zhǔn)產(chǎn)品平臺(tái)設(shè)計(jì)中,處理器、系統(tǒng)以及外圍的核可以重復(fù)使用,以達(dá)到更高的整體系統(tǒng)性能。

            CoreConnect總線架構(gòu)包括處理器本機(jī)總線(PLB),片上外圍總線(OPB),1個(gè)總線橋,2個(gè)判優(yōu)器,以及1個(gè)設(shè)備控制寄存器(DCR)總線,CoreConnect總線架構(gòu)如圖4所示。將為所有嵌入式處理器用戶提供IBM CoreConnect許可,因?yàn)樗撬蠿ilinx嵌入式處理器設(shè)計(jì)的基礎(chǔ)。MicroBlaze處理器使用了與IBM PowerPC相同的總線,用作外設(shè)。雖然MicroBlaze軟處理器完成獨(dú)立于PowerPC,但它讓設(shè)計(jì)者可以選擇芯片上的運(yùn)行方式,包括一個(gè)嵌入式PowerPC,并共享它的外設(shè)。

          存儲(chǔ)器相關(guān)文章:存儲(chǔ)器原理



          上一頁 1 2 3 下一頁

          關(guān)鍵詞: MicroBlaze Xilinx FPGA

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();