【從零開始走進(jìn)FPGA】隨心所欲——DIY 系統(tǒng)板

　　就算你代碼再怎么牛逼，硬件描述語言再怎么熟練，沒有認(rèn)知FPGA的工作原理，一切都是浮云。因此，在真正開始實(shí)戰(zhàn)演練之前，Bingo將首先介紹FPGA最小工作配置要求，以及一些基本的外設(shè)，并通過DIY CPLD/FPGA系統(tǒng)板案例的分析講解，用淺顯易懂的語言，讓初學(xué)者深刻認(rèn)識(shí)CPLD/FPGA的工作原理，能夠有一個(gè)更深刻的軟硬件思維。

　　一、Altium Designer 09 winter 軟件介紹

　　Layout的軟件有很多，包括Altium Designer、PADS、Cadence等。Altium Designer是入門比較簡(jiǎn)單，也在一些基本場(chǎng)合應(yīng)用較多的軟件。國內(nèi)大學(xué)生，很大一部分上都應(yīng)用了這款軟件，此處以此為平臺(tái)設(shè)計(jì)CPLD/FPGA系統(tǒng)板。由于本軟件不是本書的主要內(nèi)容，因此如何安裝在此處略去。

　　二、Altium Designer 09 winter 軟件使用

　　Altium Designer軟件已更新到2010，由于Bingo長(zhǎng)期使用09版本，故本書中以Winter 09作為L(zhǎng)ayout平臺(tái)，不再添加新版本描述的累贅。以下是Bingo發(fā)現(xiàn)或者總結(jié)的關(guān)于Altium Designer的部分精髓，如果您是一個(gè)初學(xué)者，請(qǐng)仔細(xì)看每一篇博文，希望對(duì)你有用：

　　(1)Altium Designer Winter 09 Rulse Design：

　　http://blog.chinaaet.com/detail/16592.html

　　http://www.cnblogs.com/crazybingo/archive/2011/02/21/1959864.html

　　(2)Altium Designer 發(fā)現(xiàn)的機(jī)密

　　http://blog.chinaaet.com/detail/11114.html

　　http://www.cnblogs.com/crazybingo/archive/2010/07/29/1788161.html

　　(3)TMD的Altium Designer的自我閹割功能：

　　http://blog.chinaaet.com/detail/18161.html http://www.cnblogs.com/crazybingo/archive/2011/03/10/1979418.html

　　對(duì)于本章節(jié)關(guān)于Layout的闡述，都建立在Altium Designer winter 09平臺(tái)， 以及Bingo DIY 元件庫Crazy_PCB.lib。此庫為Bingo大學(xué)2年Layout的項(xiàng)目經(jīng)驗(yàn)，通過點(diǎn)點(diǎn)滴滴的積累下來的DIY 封裝庫，所有元件都通過測(cè)試，并且應(yīng)用在多項(xiàng)項(xiàng)目中，下載地址為：

　　http://www.chinaaet.com/lib/detail.aspx?id=86259

　　讀者若有興趣，可以自行下載;若有問題，可以聯(lián)系Bingo，隨時(shí)更新庫文件。

　　最后，推介一個(gè)PCB Layout的知名論壇，希望對(duì)PCB學(xué)習(xí)者有用：http://www.pcbbbs.com/

　　三、Step By Step DIY CPLD核心板

　　再怎么牛逼的代碼設(shè)計(jì)能力，作為一個(gè)硬件工程師，如果自己不會(huì)設(shè)計(jì)版圖，或者說完全不懂硬件平臺(tái)的架構(gòu)，而是以購買人家的系統(tǒng)板作為平臺(tái)，相應(yīng)的在上面實(shí)現(xiàn)功能，這未免有太大的依賴性;同時(shí)，對(duì)于創(chuàng)造發(fā)揮也有一定的局限性。在公司可以有嚴(yán)格的分工，固定員工負(fù)責(zé)某部分的技術(shù)。但對(duì)于電子信息的初學(xué)者而言，就算你一味寫代碼，了解或者掌握基礎(chǔ)的硬件設(shè)計(jì)，將會(huì)對(duì)軟件有更深刻的理解和構(gòu)思，所謂“硬件是軟件的平臺(tái)”，沒有平臺(tái)，靈魂沒有肉體。

　　以下是Bingo在學(xué)習(xí)過程中的兩個(gè)小設(shè)計(jì)，借此以淺俗易懂的語言，介紹CPLD/FPGA的工作原理以及核心系統(tǒng)版設(shè)計(jì)，希望對(duì)讀者有一定的幫助。

　　1. EPM240T100C5N 引腳介紹

　　MUX II數(shù)據(jù)手冊(cè)下載地址：http://www.altera.com.cn/literature/lit-max2.jsp

　　EPM240T100C5N IC 引腳介紹：

　　2. EPM240T100C5N 工作條件

　　(1)VCC = 3.3V， GND = 0V

　　(2)4個(gè)CLK全局時(shí)鐘接口至少有一個(gè)輸入作為驅(qū)動(dòng)時(shí)鐘

　　(3)JTAG接口，用來燒錄代碼

　　注意：MUX II 可以不用外部晶振，因?yàn)镸UX II 內(nèi)部有一塊UFM，可作為內(nèi)部晶振，能夠達(dá)到10M的頻率(不是很準(zhǔn)確)，具體再次不做闡述。