FPGA電源設(shè)計(jì)適合并行工程嗎？

　　FPGA電流特征趨勢正在推動(dòng)復(fù)雜性的提高，因?yàn)?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/FPGA">FPGA中更高的密度和包含的外設(shè)/功能/IP模塊的數(shù)量正在呈摩爾定律增長——每兩代工藝節(jié)點(diǎn)相比，相同面積的硅片所容納的模塊數(shù)量基本要翻倍。雖然提供給FPGA的電壓是固定的，但每個(gè)電壓的工作電流不是固定的，會(huì)根據(jù)FPGA邏輯的實(shí)現(xiàn)方法變化而發(fā)生波動(dòng)。

　　當(dāng)內(nèi)部邏輯門塊或I/O單元在高利用率和低利用率之間轉(zhuǎn)換時(shí)，電流波動(dòng)異常劇烈。隨著FPGA切換到更高的處理速率，消耗電流將增加，電壓將趨于下降。一個(gè)好的電源設(shè)計(jì)要防止壓降超過電壓瞬時(shí)門限。同樣，當(dāng)FPGA切換到較低處理速率時(shí)，電流消耗將下降，電壓將趨于提高，電源設(shè)計(jì)應(yīng)防止其超過相應(yīng)的門限。總之，可能會(huì)實(shí)質(zhì)影響電源設(shè)計(jì)的大量不確定性源自FPGA設(shè)計(jì)師如何在FPGA上實(shí)現(xiàn)系統(tǒng)。

　　這類不確定性特別影響FPGA系統(tǒng)，部分原因是因?yàn)槭褂肍PGA的關(guān)鍵特性之一是，設(shè)計(jì)師可以創(chuàng)建任何大小的處理資源和任意數(shù)量的冗余處理資源，以便與軟件可編程處理器相比能用較短的時(shí)間和/或較低的功耗解決他們的問題。因此，雖然軟件可編程處理器擁有可以同時(shí)操作的有限處理資源，但FPGA提供了創(chuàng)建專門的、最優(yōu)的和定制的處理資源的機(jī)會(huì)，不過要求定制的電源設(shè)計(jì)。

　　供電

　　理解和管理FPGA設(shè)計(jì)師如何在設(shè)計(jì)周期早期在FPGA上實(shí)現(xiàn)高處理狀態(tài)和低處理狀態(tài)之間的轉(zhuǎn)換，將顯著影響電源設(shè)計(jì)師優(yōu)化電源設(shè)計(jì)和滿足系統(tǒng)功耗要求的可選方法。FPGA中的每個(gè)電源軌沒有要求也沒有必要采用獨(dú)立的電源，因?yàn)檫@樣會(huì)增加成本，占用太多寶貴的電路板空間。相反，電源設(shè)計(jì)師可以使用分布式電源網(wǎng)絡(luò)，由降壓穩(wěn)壓器將系統(tǒng)電源降下來，然后分配給各個(gè)負(fù)載點(diǎn)穩(wěn)壓器再提供每個(gè)電壓軌。每個(gè)穩(wěn)壓器設(shè)計(jì)提供恒定的輸出電壓，只要確保輸入電壓和輸出負(fù)載電流在設(shè)計(jì)范圍內(nèi)。

　　有兩種基本類型的穩(wěn)壓器：線性型和開關(guān)型。與開關(guān)穩(wěn)壓器相比，線性穩(wěn)壓器更容易實(shí)現(xiàn)，可以提供更小噪聲或更小電壓紋波的更穩(wěn)定輸出，并且使用成本更低，占用的電路板面積更小。然而，它們的電源轉(zhuǎn)換效率要比開關(guān)穩(wěn)壓器低很多，特別是當(dāng)輸入輸出壓差較大時(shí)。例如使用線性穩(wěn)壓器從5V產(chǎn)生1V，其轉(zhuǎn)換效率只有20%，比開關(guān)穩(wěn)壓器的近85%轉(zhuǎn)換效率低得多。

　　轉(zhuǎn)換效率是指輸出功率與輸入功率之比，較低的效率意味著穩(wěn)壓器在消耗功率，而不是FPGA在消耗功率。因此對于具有大工作電流的FPGA應(yīng)用來說，開關(guān)穩(wěn)壓器比線性穩(wěn)壓器更適合。一些高端FPGA系統(tǒng)的快速I/O節(jié)點(diǎn)電流可達(dá)80A.另外，由于浪費(fèi)的功耗引起的溫升將影響用于維持系統(tǒng)元件性能的散熱器或空氣對流所需的空間。一般來說，如果沒有空氣對流，每平方英寸銅耗散1W的功率將導(dǎo)致溫度升高10℃。

　　雖然開關(guān)穩(wěn)壓器的功效比線性穩(wěn)壓器大得多，但它有噪聲問題，即具有更大的電壓紋波，因而給電源設(shè)計(jì)師增加了縮小容差門限的挑戰(zhàn)。在電路板上正確放置開關(guān)穩(wěn)壓器件是盡量減小電氣噪聲的關(guān)鍵，而其體積稍大的元件又增加了這種挑戰(zhàn)性。

　　因此，在設(shè)計(jì)過程中足夠早地了解有關(guān)功耗預(yù)算方面的正確知識，有助于電源設(shè)計(jì)師合理安排正確的電路板位置和電路板空間，以便使用更高效的開關(guān)穩(wěn)壓器，或更好地使用較低效率的線性穩(wěn)壓器。

　　早期規(guī)劃

　　大部分FPGA功耗取決于FPGA設(shè)計(jì)師在系統(tǒng)開關(guān)頻率、輸出負(fù)載、供電電壓、互連數(shù)量、互連開關(guān)百分比以及邏輯與互連模塊結(jié)構(gòu)方面的實(shí)現(xiàn)選擇。這些選擇反過來又影響電源設(shè)計(jì)師的判斷和在系統(tǒng)設(shè)計(jì)方面的權(quán)衡，進(jìn)而可能影響最終系統(tǒng)性能。

　　幸運(yùn)的是，F(xiàn)PGA電源設(shè)計(jì)師有多種工具和技術(shù)可以用來在設(shè)計(jì)過程早期分析電源問題。舉例來說，大多數(shù)FPGA供應(yīng)商提供的早期功耗預(yù)估器和功耗分析器可幫助設(shè)計(jì)師建立功耗預(yù)算。設(shè)計(jì)師可以使用基于軟件的早期功耗預(yù)估器——基本上是美化過或文字形式的電子表格——在設(shè)計(jì)過程早期收集邏輯規(guī)模和工作速率的值與假設(shè)條件，然后估計(jì)系統(tǒng)各個(gè)部分將使用多少功耗(見圖2)。

　　圖2：在這個(gè)基于軟件的早期功耗預(yù)估器中顯示的工作表可以根據(jù)規(guī)劃的FPGA用途為每個(gè)電源軌提供建議的元件(Altera提供)。