FPGA電源設計適合并行工程嗎？

　　FPGA電流特征趨勢正在推動復雜性的提高，因為FPGA中更高的密度和包含的外設/功能/IP模塊的數(shù)量正在呈摩爾定律增長——每兩代工藝節(jié)點相比，相同面積的硅片所容納的模塊數(shù)量基本要翻倍。雖然提供給FPGA的電壓是固定的，但每個電壓的工作電流不是固定的，會根據(jù)FPGA邏輯的實現(xiàn)方法變化而發(fā)生波動。

　　當內(nèi)部邏輯門塊或I/O單元在高利用率和低利用率之間轉換時，電流波動異常劇烈。隨著FPGA切換到更高的處理速率，消耗電流將增加，電壓將趨于下降。一個好的電源設計要防止壓降超過電壓瞬時門限。同樣，當FPGA切換到較低處理速率時，電流消耗將下降，電壓將趨于提高，電源設計應防止其超過相應的門限。總之，可能會實質(zhì)影響電源設計的大量不確定性源自FPGA設計師如何在FPGA上實現(xiàn)系統(tǒng)。

　　這類不確定性特別影響FPGA系統(tǒng)，部分原因是因為使用FPGA的關鍵特性之一是，設計師可以創(chuàng)建任何大小的處理資源和任意數(shù)量的冗余處理資源，以便與軟件可編程處理器相比能用較短的時間和/或較低的功耗解決他們的問題。因此，雖然軟件可編程處理器擁有可以同時操作的有限處理資源，但FPGA提供了創(chuàng)建專門的、最優(yōu)的和定制的處理資源的機會，不過要求定制的電源設計。

　　供電

　　理解和管理FPGA設計師如何在設計周期早期在FPGA上實現(xiàn)高處理狀態(tài)和低處理狀態(tài)之間的轉換，將顯著影響電源設計師優(yōu)化電源設計和滿足系統(tǒng)功耗要求的可選方法。FPGA中的每個電源軌沒有要求也沒有必要采用獨立的電源，因為這樣會增加成本，占用太多寶貴的電路板空間。相反，電源設計師可以使用分布式電源網(wǎng)絡，由降壓穩(wěn)壓器將系統(tǒng)電源降下來，然后分配給各個負載點穩(wěn)壓器再提供每個電壓軌。每個穩(wěn)壓器設計提供恒定的輸出電壓，只要確保輸入電壓和輸出負載電流在設計范圍內(nèi)。

　　有兩種基本類型的穩(wěn)壓器：線性型和開關型。與開關穩(wěn)壓器相比，線性穩(wěn)壓器更容易實現(xiàn)，可以提供更小噪聲或更小電壓紋波的更穩(wěn)定輸出，并且使用成本更低，占用的電路板面積更小。然而，它們的電源轉換效率要比開關穩(wěn)壓器低很多，特別是當輸入輸出壓差較大時。例如使用線性穩(wěn)壓器從5V產(chǎn)生1V，其轉換效率只有20%，比開關穩(wěn)壓器的近85%轉換效率低得多。

　　轉換效率是指輸出功率與輸入功率之比，較低的效率意味著穩(wěn)壓器在消耗功率，而不是FPGA在消耗功率。因此對于具有大工作電流的FPGA應用來說，開關穩(wěn)壓器比線性穩(wěn)壓器更適合。一些高端FPGA系統(tǒng)的快速I/O節(jié)點電流可達80A.另外，由于浪費的功耗引起的溫升將影響用于維持系統(tǒng)元件性能的散熱器或空氣對流所需的空間。一般來說，如果沒有空氣對流，每平方英寸銅耗散1W的功率將導致溫度升高10℃。

　　雖然開關穩(wěn)壓器的功效比線性穩(wěn)壓器大得多，但它有噪聲問題，即具有更大的電壓紋波，因而給電源設計師增加了縮小容差門限的挑戰(zhàn)。在電路板上正確放置開關穩(wěn)壓器件是盡量減小電氣噪聲的關鍵，而其體積稍大的元件又增加了這種挑戰(zhàn)性。

　　因此，在設計過程中足夠早地了解有關功耗預算方面的正確知識，有助于電源設計師合理安排正確的電路板位置和電路板空間，以便使用更高效的開關穩(wěn)壓器，或更好地使用較低效率的線性穩(wěn)壓器。

　　早期規(guī)劃

　　大部分FPGA功耗取決于FPGA設計師在系統(tǒng)開關頻率、輸出負載、供電電壓、互連數(shù)量、互連開關百分比以及邏輯與互連模塊結構方面的實現(xiàn)選擇。這些選擇反過來又影響電源設計師的判斷和在系統(tǒng)設計方面的權衡，進而可能影響最終系統(tǒng)性能。

　　幸運的是，F(xiàn)PGA電源設計師有多種工具和技術可以用來在設計過程早期分析電源問題。舉例來說，大多數(shù)FPGA供應商提供的早期功耗預估器和功耗分析器可幫助設計師建立功耗預算。設計師可以使用基于軟件的早期功耗預估器——基本上是美化過或文字形式的電子表格——在設計過程早期收集邏輯規(guī)模和工作速率的值與假設條件，然后估計系統(tǒng)各個部分將使用多少功耗(見圖2)。

　　圖2：在這個基于軟件的早期功耗預估器中顯示的工作表可以根據(jù)規(guī)劃的FPGA用途為每個電源軌提供建議的元件(Altera提供)。