Wide I/O、HBM、HMC將成存儲器新標準

　　現(xiàn)行的DDR4及LPDDR4存儲器都是以既有的DRAM設計為基礎，其中許多技術已沿用長達十余年，而今無論是系統(tǒng)總頻寬或中央處理器(CPU)等作業(yè)環(huán)境都不可同日而語。有鑒于此，發(fā)展新的解決方案為眼下業(yè)界的共識，Wide I/O、HBM及HMC等三大新存儲器標準遂成業(yè)界關注重點。

　　據(jù)ExtremeTech網(wǎng)站報導指出，過去近20年來存儲器規(guī)格已從第一代的SDRAM DIMM發(fā)展至DDR4-3200，成長高達48倍。因此，現(xiàn)今業(yè)界雖針對是否應進一步以此標準定義DDR5有所爭議，更多人卻傾向發(fā)展新的存儲器標準。

　　Wide I/O的設計旨在為移動系統(tǒng)單芯片(SoC)提供高頻寬、低功耗的存儲器，主要吸引的是智能型手機及嵌入式系統(tǒng)公司，目前的發(fā)展主力為三星電子(Samsung Electronics)。

　　Wide I/O為此標準的第一代版本，符合JEDEC規(guī)格，然預計會正式普及到市場的應是第二代的Wide I/O 2。三星投注大量心力在此技術研發(fā)上，目前雖未有明確的時程目標，但2015年下半可望看到初步成果。

　　另一項標準則為英特爾(Intel)及美光(Micron)共同主導的混合存儲器立方體(Hybrid Memory Cube;HMC)，擁有超大頻寬，但功耗與成本也較Wide I/O 2有過之而無不及。英特爾與美光表示，HMC頻寬可達400GB/s，預計將于2017年開始商業(yè)應用。

　　HMC除了是最為昂貴的新標準外，還擁有一大發(fā)展目標，亦即擺脫現(xiàn)行DIMMS的二重控制邏輯，簡化設計，采用3D堆疊技術，并以單一控制邏輯層處理所有讀寫流量。

　　專為圖像處理器(GPU)設計的則為另一款高頻寬存儲器(High Bandwidth Memory;HBM)標準，目前超微(AMD)及NVIDIA皆計劃從下一代GPU開始采用此標準，其中NVIDIA預計將以2016年推出的Pascal為此標準的首波代表。

　　未來采用HBM標準的GPU在主要存儲器頻寬上可望達到512GB/s，與目前的336GB/s相比高下立見。在成本與頻寬兩方面，HBM都算是“中庸”之選，且有可能搶在三星推出Wide I/O 2前率先問世。

　　總體而言，傳統(tǒng)的DDR標準雖然價格可親，但能源功率相對較差;后起之秀Wide I/O 2、HBM及HMC等雖強化了功率及頻寬，但因成本居高不下，現(xiàn)階段仍只能做為企業(yè)或圖像處理應用。

　　不過毋庸置疑的是，這三項嶄新的存儲器標準勢必會在存取速度及整體效能上帶來重大突破，為業(yè)界掀起一波新的存儲器旋風。