<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 詳解JESD204B串行接口時鐘需求及其實現(xiàn)方法

          詳解JESD204B串行接口時鐘需求及其實現(xiàn)方法

          作者: 時間:2015-03-02 來源:網(wǎng)絡(luò) 收藏

            隨著的轉(zhuǎn)換速率越來越高,串行接口已經(jīng)越來越多地廣泛用在上,其對器件時鐘和同步時鐘之間的時序關(guān)系有著嚴(yán)格需求。本文就重點講解了的時鐘規(guī)范,以及利用TI公司的芯片實現(xiàn)其時序要求。

          本文引用地址:http://www.ex-cimer.com/article/270296.htm

            1. 介紹

            1.1 JESD204B規(guī)范及其優(yōu)勢

            JESD204是基于SerDes($174.9800)的串行接口標(biāo)準(zhǔn),主要用于數(shù)模轉(zhuǎn)換器和邏輯器件之間的數(shù)據(jù)傳輸,其最早的版本是JESD204A,現(xiàn)在是JESD204Bsubclass0,subclass1,subclass2.區(qū)別主要在于其對同步和鏈路間固定時差的測量。目前市場上比較多地數(shù)模轉(zhuǎn)換器接口是JESD204B subclass1.其最大傳輸速率可達12.5Gbps,支持多鏈路和多器件的同步以及固定時差的測量。下表是各版本之間的差異:

            

           

            Table 1

            在JESD204接口出現(xiàn)以前,數(shù)模轉(zhuǎn)換器的數(shù)字接口絕大多數(shù)是差分LVDS的接口,這就造成了布板的困難,當(dāng)PCB的密度很大的時候就需要增加板層從而造成印制板的成本上升。而JESD204B接口是串行接口,能有效減少數(shù)據(jù)輸出的差分對,能最大限度的簡化Layout.因此JESD204B是高密度板不可或缺的接口。但因其需要進行嚴(yán)格的同步和以及時延的測量,與之接口的邏輯會比LVDS接口復(fù)雜很多,幸運的是現(xiàn)在邏輯廠商都集成了專用的JESD204IPCore在他們的軟件里,從而簡化了邏輯的設(shè)計。

            1.2 JESD204B時鐘的需求

            盡管JESD204B也有不同的版本,但越來越多的廠商選擇Subclass1,因此市面上絕大多數(shù)的數(shù)模轉(zhuǎn)換器都是基于這個版本設(shè)計的。本文就以JESD204B subclass1來討論時鐘的時序需要以及TI時鐘芯片方案的實現(xiàn)。任何一個串行協(xié)議都離不開幀和同步,JESD204B也不例外,也需要收發(fā)雙方有相同的幀結(jié)構(gòu),然后以一種方式來同步,即辨別起始。JESD204B是以時鐘信號的沿來辨別同步的開始,以及通過一定的握手信號使得收發(fā)雙方能夠正確識別幀的長度和邊界,因此時鐘信號及其時序關(guān)系對于JESD204B就顯得極其重要。下圖是典型的JESD204B系統(tǒng)的系統(tǒng)連接,Device Clock是器件工作的主時鐘,一般在數(shù)模轉(zhuǎn)換器里為

            

           

            圖1

            其采樣時鐘或者整數(shù)倍頻的時鐘,其協(xié)議本身的幀和多幀的時鐘也是基于Device Clock.SYSREF是用于指示不同轉(zhuǎn)換器或者邏輯的Device Clock的沿,或者不同器件間Deterministic latency的參考。如下圖所示,Device Clock和SYSREF必須滿足的時序關(guān)系。

            

           

            圖2

            SYSREF的第一個上升沿要非常容易的能被Device Clock捕捉到,這樣就需要SYSREF和Device Clock滿足上圖的時序關(guān)系。通常會因為PCB的線長以及時鐘器件不同通道輸出時的Skew,會帶來一定的誤差,Device Clock的上升沿不一定正好在SYSREF的脈沖的正中間,工程上只要在一定范圍內(nèi)就能保證JESD204收發(fā)正常工作。


          上一頁 1 2 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();