基于FPGA的數(shù)字式心率計(jì)系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

　　2 FPGA中各模塊的電路組成及工作原理

　　2.1 波形變換電路

　　由比較器獲得的方波心率脈沖還不能直接用于心率測量，因?yàn)槊}沖寬度太大。要進(jìn)行正確的心率測量，必須對這個(gè)方波脈沖進(jìn)行微分，將其寬度調(diào)整為一個(gè)時(shí)鐘周期寬。微分電路如圖3所示。用VHDL語言編程時(shí)，可用一個(gè)時(shí)鐘進(jìn)程實(shí)現(xiàn)這個(gè)微分電路。圖3中各點(diǎn)波形如圖4所示。

　　2.2 心率計(jì)算電路

　　根據(jù)瞬時(shí)心率計(jì)算公式及圖1，瞬時(shí)心率的計(jì)算應(yīng)以1kHz的時(shí)鐘頻率作為時(shí)間基準(zhǔn)，測量相鄰兩次心跳之間的時(shí)間，然后做除法運(yùn)算。因此，瞬時(shí)心率計(jì)算電路應(yīng)包括一個(gè)12位的二進(jìn)制計(jì)數(shù)器和一個(gè)16位的二進(jìn)制除法電路。平均心率的計(jì)算應(yīng)根據(jù)測量結(jié)束前最后測得的16次心率值求平均，因此心率計(jì)算電路還應(yīng)包括一個(gè)能完成12位二時(shí)制數(shù)加法的電路和一個(gè)能完成12位二進(jìn)制數(shù)除法的電路，這個(gè)除法運(yùn)算可通過移位寄存器右移四次來實(shí)現(xiàn)。計(jì)數(shù)器、加法器和移位寄存器在FPGA中用VHDL語言實(shí)現(xiàn)都很容易。下面主要討論測量的實(shí)現(xiàn)方法。

　　瞬時(shí)心率計(jì)算公式是一個(gè)拋物線函數(shù)，分母中計(jì)數(shù)值N是一個(gè)變量，這個(gè)除法運(yùn)算不能通過簡單的移位寄存器來實(shí)現(xiàn);而設(shè)計(jì)16位二進(jìn)制除法運(yùn)算電路，無論采用組合電路還是采用時(shí)序電路，都將耗費(fèi)很多的芯片資源。另一方面，人的正常心率為60～120跳/分鐘，即使心率出現(xiàn)異常，也不會超過20～200跳/分鐘，因此所測量的心率值只有有限個(gè)數(shù)據(jù)。這樣，可根據(jù)每一個(gè)可能出現(xiàn)的心率值，預(yù)先求出N的變化范圍，制作一張表，存入ROM中。實(shí)際測量時(shí)，再根據(jù)測到的N值，選擇相應(yīng)的心率數(shù)據(jù)。假設(shè)心率的變化范圍為20～200，則N的變化范圍為3077～300。瞬時(shí)心率值IHR與計(jì)數(shù)值N的關(guān)系如表1所示。

　　心率計(jì)算電路除了完成上述功能外，還要將瞬時(shí)心率值和平均心率值轉(zhuǎn)換為七段顯示代碼，再送入LED顯示器進(jìn)行數(shù)字顯示。

　　2.3 告警控制電路

　　告警控制電路的功能是根據(jù)心率計(jì)算電路得到的瞬時(shí)心率值來判斷心率的狀態(tài)：心跳到否正常、是否過快或過慢、是否心率不齊。如果心率處于60～120的范圍，則心跳正常;如果心率小于60，則心跳過慢，如果心跳大于120，則心跳過快;如果相鄰兩次測量的心率值認(rèn)為心率不齊。這些判斷是由一系列比較器完成的，用VHDL語言實(shí)現(xiàn)比較簡單，這里不再詳述。

　　完成比較判斷后，告警控制電路將代表不同心率狀態(tài)的字母E(正常)、F或S(過快或過慢)及I(心率不齊)的七段顯示代碼以8Hz的頻率分別送到三個(gè)LED顯示器進(jìn)行報(bào)警顯示，同時(shí)將不同心率狀態(tài)信號以8Hz的頻率分別送到三個(gè)不同顏色的發(fā)光二極管進(jìn)行報(bào)警顯示。

　　2.4 時(shí)鐘分頻電路

　　時(shí)鐘分頻電路的功能是將系統(tǒng)提供的主時(shí)鐘進(jìn)行分頻，提供其它模塊電路所需的兩個(gè)時(shí)鐘(1kHz和8kHz)。其中，周期計(jì)數(shù)器的時(shí)鐘(clk1)決定了周期計(jì)數(shù)器的位數(shù)。當(dāng)心率測量范圍為20～200跳/分鐘時(shí)，對慶的心率周期T為3～0.3秒。若時(shí)鐘信號clk1的頻率f0=1kHz，則在最低心率(20跳/分鐘)時(shí)的計(jì)數(shù)值N=3/10 -3=3000，因此計(jì)數(shù)器的位數(shù)為12位。由下面的性能評價(jià)佛標(biāo)分析可知，更高的時(shí)鐘頻率可擴(kuò)大心率測量范圍并提高測量分辨率，但同時(shí)分增加電路的復(fù)雜性;而報(bào)警控制電路的時(shí)鐘(clk2)決定了顯示閃爍的快慢。在FPGA中，時(shí)鐘分頻電路一般是通過VHDL語言的進(jìn)程語句由計(jì)數(shù)器實(shí)現(xiàn)的。

　　3 性能評價(jià)指標(biāo)

　　心率計(jì)數(shù)能評價(jià)指標(biāo)主要包括測量誤差和分辨率。由表1可知，由于計(jì)數(shù)值N的邊辦取值對應(yīng)于相鄰兩個(gè)心率值的中點(diǎn)，故在20～200跳/分鐘范圍內(nèi)測量的每一個(gè)顯示心率值的誤差都為0.5跳/分鐘。最大相對誤差(用百分比表示)如圖5所示。相對誤差的最大值發(fā)生在最低心率20跳/分鐘處，隨著心率值的增加，相對誤差減小。當(dāng)心率值大于或等于50跳/分鐘時(shí)，相對誤差小于1%，而當(dāng)心率值大于100跳/分鐘時(shí)，相對誤差小于0.5%。

　　另一個(gè)性能指標(biāo)是儀器的分辨率。由瞬時(shí)心率IHR=6×10 4/N和表1可知，當(dāng)周期計(jì)數(shù)值N較小時(shí)，N變化一個(gè)單位(增大或減小1)對應(yīng)瞬時(shí)心率變化比較大。因此，高心率處的分辨率較差，而低心率處的分辨率較好。在瞬時(shí)心率接近200跳/分鐘時(shí)，N值很小，分辨率為1跳/分鐘;在較低的瞬時(shí)心率時(shí)，分辨率小于1跳/分鐘。

　　如果將時(shí)鐘頻率提高到8kHz，同時(shí)將周期計(jì)數(shù)器的位數(shù)提高到16位，分辨率將會大幅提高。此時(shí)，在瞬時(shí)心率接近200跳/分鐘處，分辨率會小于0.1跳/分鐘，而在瞬時(shí)心率較低處，分辨率將進(jìn)一步變好。因此，在20～200跳/分鐘的心率范圍內(nèi)，可以0.1跳/分鐘的分辨率顯示所有心率。不過，將周期計(jì)數(shù)器從12位提高到16位會增加電路的復(fù)雜性。另外，在實(shí)際心率測量中，人們習(xí)慣1跳/分鐘的分辨率，更高的分辨率沒有必要。

　　基于FPGA的數(shù)字心率計(jì)測量精度高，測量范圍寬，在20～200跳/分鐘的測試范圍內(nèi)，最大誤差為2.5%，而當(dāng)心率大于50跳/分鐘時(shí)，誤差小于1%，而且它的工作穩(wěn)定性和可靠性好、功耗低、不需要電路參數(shù)校正和靈敏度調(diào)節(jié)，能夠測量瞬時(shí)心率和平均心率，并具有心率異常報(bào)警功能。因此，與文獻(xiàn)中報(bào)道的其它心率計(jì)相比，具有更好的性能。