FPGA電源系統(tǒng)設(shè)計(jì)能夠采用并行工程嗎?

　　按照摩爾定律，FPGA電流特性的發(fā)展趨勢(shì)也是越來(lái)越復(fù)雜，FPGA的密度越來(lái)越高，外設(shè)/功能/IP模塊的數(shù)量越來(lái)越多——隨著每一技術(shù)節(jié)點(diǎn)的發(fā)展，同樣的硅片中，模塊數(shù)量加倍。雖然FPGA的供電電壓是恒定的，但是，這些電壓的工作電流卻不是，隨FPGA邏輯的實(shí)現(xiàn)方式而波動(dòng)。

　　當(dāng)內(nèi)部邏輯門(mén)或者I/O單元在高電平和低電平之間轉(zhuǎn)換時(shí)，電流會(huì)有很大的波動(dòng)。當(dāng)FPGA轉(zhuǎn)換到高處理速率時(shí)，吸收的電流會(huì)增大，電壓隨之下降。一個(gè)良好的電源設(shè)計(jì)會(huì)防止電壓過(guò)度下降，不會(huì)超出電壓瞬變閾值。相似的，當(dāng)FPGA轉(zhuǎn)換到低處理速率時(shí)，吸收的電流會(huì)下降，電壓會(huì)上升，電源設(shè)計(jì)會(huì)防止它超過(guò)閾值。簡(jiǎn)言之，F(xiàn)PGA設(shè)計(jì)人員以怎樣的方式在FPGA上實(shí)現(xiàn)系統(tǒng)帶來(lái)了很多不確定性，會(huì)在很大程度上影響電源設(shè)計(jì)。

　　這類(lèi)不確定性會(huì)特別影響FPGA系統(tǒng)，部分原因是，使用FPGA的一個(gè)關(guān)鍵特性是設(shè)計(jì)人員能夠建立大小任意的處理資源，以及任意數(shù)量的冗余處理資源，與軟件編程處理器相比，以更少的時(shí)間，更少的功耗解決他們的問(wèn)題。因此，雖然軟件編程處理器有很多能夠同時(shí)工作的處理資源，而FPGA提供了機(jī)會(huì)來(lái)建立特殊的、優(yōu)化的定制處理資源，所以需要定制電源設(shè)計(jì)。

　　供電電源

　　在設(shè)計(jì)一開(kāi)始時(shí)，理解并管理FPGA設(shè)計(jì)人員怎樣實(shí)現(xiàn)高處理狀態(tài)和低處理狀態(tài)之間的轉(zhuǎn)換會(huì)明顯影響電源設(shè)計(jì)人員優(yōu)化電源設(shè)計(jì)，滿(mǎn)足系統(tǒng)電源要求。這不是要求，F(xiàn)PGA中的每一電源軌也不是必須要有自己的供電電源，因?yàn)檫@會(huì)增加成本，過(guò)多的占用寶貴的電路板空間。相反，電源設(shè)計(jì)人員可以使用分布式電源網(wǎng)絡(luò)，體調(diào)節(jié)器對(duì)系統(tǒng)電壓進(jìn)行降壓處理，將其分配給每一個(gè)負(fù)載點(diǎn)的調(diào)節(jié)器，然后，對(duì)每一電源軌供電。設(shè)計(jì)的每一個(gè)調(diào)節(jié)器能夠在輸入電壓和輸出負(fù)載電流變化時(shí)提供恒定的輸出電壓(在設(shè)計(jì)范圍內(nèi))。

　　有兩種基本類(lèi)型的調(diào)節(jié)器：線(xiàn)性和開(kāi)關(guān)調(diào)節(jié)器。線(xiàn)性調(diào)節(jié)器很容易實(shí)現(xiàn)，輸出比較干凈，輸出的噪聲和電壓波紋很小，使用成本也較低，需要的電路板空間比開(kāi)關(guān)穩(wěn)壓器少。但是，其功率轉(zhuǎn)換效率比開(kāi)關(guān)調(diào)節(jié)器低很多，特別是電壓差(輸出相對(duì)于輸入)變化時(shí)。例如，使用線(xiàn)性調(diào)節(jié)器從5V電源產(chǎn)生1V輸出，轉(zhuǎn)換效率為20%，比開(kāi)關(guān)調(diào)節(jié)器85%的轉(zhuǎn)換效率差很多。

　　轉(zhuǎn)換效率是輸出功率與輸入功率之比，較低的效率意味著調(diào)節(jié)器占用了很大的功率，而不是FPGA;因此，線(xiàn)性調(diào)節(jié)器不如開(kāi)關(guān)調(diào)節(jié)器那樣適合大電流工作的FPGA應(yīng)用——高端FPGA系統(tǒng)中的某些快速I(mǎi)/O節(jié)點(diǎn)會(huì)達(dá)到80A.此外，浪費(fèi)的功耗導(dǎo)致溫度上升，影響熱沉或者氣流散熱所需要的空間，難以維持系統(tǒng)元器件的性能不變。作為一般規(guī)則，一平方英寸銅電路板每消耗1W功耗，沒(méi)有氣流散熱時(shí)，溫度會(huì)上升10oC.

　　開(kāi)關(guān)調(diào)節(jié)器功效要比線(xiàn)性調(diào)節(jié)器高很多，但是有噪聲代價(jià)，即，較大的電壓波紋——電源設(shè)計(jì)人員需要面對(duì)較低的容限閾值這一越來(lái)越復(fù)雜的難題。對(duì)電路板上的開(kāi)關(guān)調(diào)節(jié)器組件進(jìn)行合適的布局是降低電噪聲的關(guān)鍵，這也稍微增加了設(shè)計(jì)難度。

　　因此，在設(shè)計(jì)早期階段就知道功率預(yù)算對(duì)于電源設(shè)計(jì)人員布放電路板，需要多少電路板空間來(lái)高效的使用開(kāi)關(guān)調(diào)節(jié)器非常重要，否則會(huì)勉強(qiáng)使用低效的線(xiàn)性調(diào)節(jié)器。

　　早期規(guī)劃

　　大部分FPGA功耗都與FPGA設(shè)計(jì)人員的實(shí)現(xiàn)選擇有關(guān)，這會(huì)影響系統(tǒng)的開(kāi)關(guān)頻率、輸出負(fù)載、供電電壓、互聯(lián)數(shù)量、互聯(lián)開(kāi)關(guān)百分比，以及邏輯和互聯(lián)模塊的結(jié)構(gòu)。這些選擇反過(guò)來(lái)也會(huì)影響電源設(shè)計(jì)人員的選擇以及系統(tǒng)設(shè)計(jì)的綜合考慮，影響最終系統(tǒng)性能。

　　好在FPGA電源設(shè)計(jì)人員有各種工具和方法，在設(shè)計(jì)早期階段分析功耗。例如，大部分FPGA供應(yīng)商提供早期功耗估算器和功耗分析器，幫助設(shè)計(jì)人員建立功耗預(yù)算。設(shè)計(jì)人員可以使用基于軟件的早期功耗估算器——基本上是表格的形式，在設(shè)計(jì)早期階段匯集邏輯容量和工作速率的數(shù)據(jù)和假設(shè)，以便估算系統(tǒng)會(huì)在哪里，用掉多少功率(參見(jiàn)圖2)。

　　圖2.這一基于軟件的早期功耗估算器所顯示的工作表在所規(guī)劃的FPGA使用情況基礎(chǔ)上，為每一電源軌建議了組件(圖像得到了Altera的授權(quán))。