基于AD9854和FPGA的頻率特性測(cè)試儀

　　3 系統(tǒng)軟件流程

　　系統(tǒng)以FPGA為控制核心，控制AD9854產(chǎn)生正交信號(hào)，進(jìn)行功能選擇以及數(shù)據(jù)處理。開(kāi)機(jī)初始化后進(jìn)入功能按鍵等待狀態(tài)，功能按鍵包括頻率步進(jìn)設(shè)置、掃頻起始與終止頻率設(shè)置、單點(diǎn)頻率設(shè)置、幅頻特性和相頻特性測(cè)量與顯示等。軟件流程圖如圖5所示。

　　4 誤差分析

　　系統(tǒng)誤差來(lái)源主要包括：(1)掃頻信號(hào)源的正交性。系統(tǒng)設(shè)計(jì)基于正交解調(diào)原理，信號(hào)源正交性的偏差直接導(dǎo)致測(cè)量結(jié)果誤差增大。AD9854產(chǎn)生的正交信號(hào)正交性誤差較小。(2)系統(tǒng)布局布線(xiàn)。整板信號(hào)為高頻信號(hào)，對(duì)PCB電路的布局布線(xiàn)要求較高，尤其是AD9854外圍電路布局，數(shù)字和模擬部分應(yīng)分開(kāi)，數(shù)字地和模擬地之間單點(diǎn)共地，且應(yīng)做好電路每一處電源的去耦。(3)混頻器的直流漂移。混頻器是系統(tǒng)的核心器件，器件的直流漂移直接導(dǎo)致濾波器輸出的直流信號(hào)的誤差。實(shí)際測(cè)量時(shí)AD835輸出有40mV左右的固定直流偏移，根據(jù)AD835的特性在其Z輸入引腳設(shè)計(jì)調(diào)零電路，使輸出直流漂移為0。

　　5 結(jié)語(yǔ)

　　系統(tǒng)完成簡(jiǎn)易頻率特性測(cè)試儀的全部功能和指標(biāo)，信號(hào)幅度平衡誤差≤1.4%，相位差誤差絕對(duì)值≤1.30°，掃頻頻率范圍及步進(jìn)在1MHz-40MHz之間可任意設(shè)置，步進(jìn)為100kHz時(shí)單次最大掃頻時(shí)間為1.2s。頻率特性測(cè)試儀輸入輸出阻抗為50Ω，可進(jìn)行點(diǎn)頻和掃頻測(cè)量;幅頻特性測(cè)量誤差絕對(duì)值小于0.5dB，相頻特性測(cè)量誤差絕對(duì)值小于5º;電壓增益顯示的分辨率為0.1dB，相位顯示分辨率為0.1º。

　　參考文獻(xiàn)：
　　[1]董尚斌, 蘇利,代永紅.電子線(xiàn)路(II) [M]. 北京:清華大學(xué)出版社, 2007:35-60
　　[2] 謝敏, 劉藝, 徐闖, 魏守俊. 基于AD9851及FPGA的網(wǎng)絡(luò)頻率特性測(cè)試儀 [J]. 化工自動(dòng)化及儀表, 2011, 38(7): 834-936
　　[3] 闞繼泰. 用正交乘積法測(cè)量頻率特性 [J]. 北京理工大學(xué)學(xué)報(bào), 1992, 12(3): 86-90
　　[4]王成華, 葉佳. 基于AD9854的多功能信號(hào)源設(shè)計(jì)[J]. 解放軍理工大學(xué)學(xué)報(bào).2006,7(2):126-129
　　[5] 黃志林. 基于FPGA 的并行DDS 技術(shù)研究[J]. 現(xiàn)代電子技術(shù), 2013, 36(7): 54-56
　　[6] 李鐘慎, 洪健. 基于改進(jìn)型Butterworth傳遞函數(shù)的高階低通濾波器的有源設(shè)計(jì)[ J]. 電子測(cè)量與儀器學(xué)報(bào), 2008, 22( 1): 88~ 90