基于DDS的短波射頻頻率源設計與實現

　　介紹了直接數字頻率合成(DDS)的結構和原理，并將DDS技術應用于短波射頻通信頻率源中。實現了一種基于單片機+DDS可編程低噪聲頻率源，輸出信號范圍46.5~75 MHz.實驗結果表明，該頻率源具有頻率分辨率高、相位噪聲低等優(yōu)點，滿足短波射頻通信系統(tǒng)對頻率源的設計要求。

　　頻率源是現代短波射頻通信系統(tǒng)的核心，對整個系統(tǒng)的正常運行起著決定性的作用。作為射頻電路與系統(tǒng)的核心設備，頻率源的好壞關系著整個系統(tǒng)的穩(wěn)定性?，F在的頻率合成技術正朝著雜散和相位噪聲更低的方向發(fā)展，同時還要求有更寬的頻帶和更高的頻率分辨率。直接數字頻率合成(DDS)正是在這種需求背景下發(fā)展起來的，它具有極微小的頻率調諧和相位分辨能力。融合了模擬和數字技術的DDS是產生高質量、高頻譜純度、寬頻帶頻率的理想方法。文中基于ADI公司的AD9912芯片提出一個直接頻率合成方案，輸出頻率范圍為46.5~75MHz.

　　1 DDS基本工作原理

　　直接頻率合成器DDS本質上是一種高分辨率的數字分頻器。通過頻率調節(jié)字來分頻系統(tǒng)時鐘，以輸出所需的頻率。DDS有兩個顯著特點：(1)DDS工作在數字域，其輸出頻率、相位和幅度可以在數字處理器的控制下，精確而快速地變換;(2)其頻率分辨率主要取決于頻率調節(jié)字的位數，可以達到極高的頻率分辨率。

　　典型的DDS原理框圖如圖1所示。它主要包括：相位累加器，相位-幅度變換器，數/模變換器和低通濾波器。

　　圖1典型的DDS原理框圖

　　(1)相位累加器。

　　對于正弦波而言，雖然幅度不是線性的，但其相位卻是線性變化的，這正是DDS能夠合成正弦波的基礎。DDS根據頻率調節(jié)字的位數N，把0°~360°的相位變化平均分成2N等份。假設系統(tǒng)參考時鐘為fs;輸出頻率為fout.在每個時鐘周期轉過一個角度360°/2N，則可以產生一個頻率為fs/2N的正弦波的相位增量。因此，只需選擇恰當的頻率調節(jié)字M，使得fout/fs=M/2N，就可以得到所需的輸出頻率fout.

　　由式(1)可以得到DDS的最小頻率分辨率為

　　(2)相位幅度轉化器。

　　根據相位累加器的輸出，可以得到合成fout頻率所對應的相位信息，相位幅度轉化器可以把累加器輸出的數字相位信息變換成相應的幅度值。這個數值以二進制的形式被送入DAC進行數模轉換。此相位到幅度的轉換通過查表操作完成。

　　(3)D/A數模變換器。

　　從相位幅度轉換器得到的二進制數字信號被送入數/模(D/A)轉換器中，變換成模擬信號輸出。此處D/A變換器的位數對輸出頻率的分辨率并沒有影響。輸出頻率的分辨率由頻率調節(jié)字的位數決定。

　　2系統(tǒng)設計

　　設計中采用低抖動、低雜散的直接數字頻率合成器DDS作為短波射頻通信系統(tǒng)的本振源。整個短波射頻系統(tǒng)的原理框圖如圖2所示。

　　圖2短波射頻系統(tǒng)的原理框圖

　　設計采用ADI公司的高端產品AD9912.它最高支持1 GHz的采樣時鐘，并且內置了一個14 bit的D/A變換器，支持48 bit的頻率調節(jié)字，最高頻率分辨率為4μHz.AD9912的突出特點是擁有能編程的輔助直接數字頻率合成器通道，可以降低輸出頻譜中諧波雜散的等級，改進了DDS固有的雜散和噪聲大的缺點。

　　本設計中采用MSP430F2012單片機作為AD9912頻率輸出的控制器。在啟動DDS芯片前，首先要配置信號IO_UPDATE、PWRDOWN、HOLDOVER及S1~S4時鐘使能信號，使AD9912正常工作。DDS上電啟動后，單片機通過SDO、CSB、SCLK向AD9912寫入頻率調節(jié)字，輸出HSTL電平的時鐘信號。信號經選擇和電平轉換后，經過輸出驅動器輸出。

　　AD9912內部集成了采樣時鐘倍頻器，即鎖相環(huán)(PLL)。在使用PLL的情況下，采樣時鐘源中的任何噪聲或雜散都會在PLL的環(huán)路帶寬以20lo gx關系被放大，x是頻率放大的倍數。由于輸入時鐘的雜散在輸出的相位噪聲會隨著輸出頻率不同而改變，在采樣時鐘相同的情況下，輸出兩個不同頻率時的相位噪聲關系為

　　從式(3)可以看出，在固定輸出頻率的前提下，盡量提高采樣時鐘速率可以提高輸出頻率的相位噪聲性能。在設計中，為達到最佳的性能，放棄了內部PLL環(huán)路，而采用外部高性能PLL輸出的1GHz采樣時鐘。

　　2.1外部環(huán)路濾波器設計

　　外部環(huán)路濾波可以將DAC輸出的雜波和鏡像頻譜濾掉，可以平滑輸出波形，對信號的輸出質量有較好地改善作用。外部環(huán)路濾波器采用橢圓函數低通濾波器。電路設計時采用分立LC元件構成截止頻率為400 MHz的低通濾器。電路原理及仿真結果如圖3所示。

　　圖3環(huán)路濾波器的原理圖及仿真結果