21篇利用DDS進(jìn)行頻率源、信號(hào)源、及其他設(shè)計(jì)技術(shù)文獻(xiàn)

　　DDS同DSP(數(shù)字信號(hào)處理)一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器(Direct Digital Synthesizer)的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技術(shù)。

　　基于DDS技術(shù)和單片機(jī)設(shè)計(jì)的射頻信號(hào)干擾器

　　文中介紹的干擾器能夠產(chǎn)生3種干擾信號(hào)：隨機(jī)干擾、點(diǎn)頻干擾和掃頻干擾，其中點(diǎn)頻干擾和掃頻干擾是基于單片機(jī)對(duì)DDS芯片AD9852的控制產(chǎn)生，整個(gè)系統(tǒng)的控制靈活、高效。

　　基于DDS的短波射頻頻率源設(shè)計(jì)與實(shí)現(xiàn)

　　本文介紹了直接數(shù)字頻率合成(DDS)的結(jié)構(gòu)和原理，并將DDS技術(shù)應(yīng)用于短波射頻通信頻率源中。實(shí)現(xiàn)了一種基于單片機(jī)+DDS可編程低噪聲頻率源，輸出信號(hào)范圍46.5~75 MHz.實(shí)驗(yàn)結(jié)果表明，該頻率源具有頻率分辨率高、相位噪聲低等優(yōu)點(diǎn)，滿足短波射頻通信系統(tǒng)對(duì)頻率源的設(shè)計(jì)要求。

　　基于FPGA+DDS的正弦信號(hào)發(fā)生器的設(shè)計(jì)

　　基于FPGA的設(shè)計(jì)相對(duì)于專用DDS芯片，可使電路設(shè)計(jì)更加靈活、提高系統(tǒng)的可靠性、縮短設(shè)計(jì)周期、降低成本。所以，采用FPGA設(shè)計(jì)的DDS系統(tǒng)具有很高的性價(jià)比。

　　石英晶體測(cè)試系統(tǒng)中DDS信號(hào)源設(shè)計(jì)

　　針對(duì)π網(wǎng)絡(luò)石英晶體參數(shù)測(cè)試系統(tǒng)，采用以STM32F103ZET6型ARM為MCU控制DDS產(chǎn)生激勵(lì)信號(hào)。該測(cè)試系統(tǒng)相對(duì)于傳統(tǒng)的PC機(jī)測(cè)試系統(tǒng)具有設(shè)備簡(jiǎn)單、操作方便，較之普通單片機(jī)測(cè)試系統(tǒng)又具有資源豐富、運(yùn)算速度更快等優(yōu)點(diǎn)。

　　基于DDS技術(shù)的波形發(fā)生器設(shè)計(jì)與仿真

　　本文介紹了DDS的基本原理，同時(shí)針對(duì)DDS波形發(fā)生器的FPGA實(shí)現(xiàn)進(jìn)行了簡(jiǎn)要介紹，利用SignalTapII嵌入式邏輯分析儀對(duì)正弦波、三角波、方波、鋸齒波進(jìn)行仿真驗(yàn)證。

　　基于FPGA和虛擬儀器的DDS信號(hào)發(fā)生器設(shè)計(jì)

　　將虛擬儀器技術(shù)同F(xiàn)PGA技術(shù)結(jié)合，設(shè)計(jì)了一個(gè)頻率可控的DDS任意波形信號(hào)發(fā)生器。在闡述直接數(shù)字頻率合成技術(shù)的工作原理、電路構(gòu)成的基礎(chǔ)上，分別介紹了上位機(jī)虛擬儀器監(jiān)控面板的功能和結(jié)構(gòu)，以及實(shí)現(xiàn)DDS功能的下位機(jī)FPGA器件各模塊化電路的作用。

　　基于FPGA和虛擬儀器的DDS信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

　　文中的主要內(nèi)容是采用FPGA 結(jié)合虛擬儀器技術(shù)，進(jìn)行DDS 信號(hào)發(fā)生器的開發(fā)。

　　基于DDS IP核及Nios II的可重構(gòu)信號(hào)源設(shè)計(jì)

　　本文以全數(shù)字頻率合成技術(shù)——直接數(shù)字頻率合成技術(shù)(DDS)為理論依據(jù)，利用先進(jìn)的片上可編程技術(shù)在一塊FPGA芯片上實(shí)現(xiàn)了DDS IP核功能，并將該DDS IP核與Nios II處理器核以及其它外設(shè)封裝到一起，做成一個(gè)片上系統(tǒng)，大大簡(jiǎn)化了電路的設(shè)計(jì)難度。

　　基于ARM的DDS信號(hào)發(fā)生器人機(jī)交互系統(tǒng)設(shè)計(jì)

　　本文以Hynix公司生產(chǎn)的HMS30C7202工業(yè)級(jí)處理器作為控制器，以矩陣鍵盤作為輸入設(shè)備，以AMPIRE公司生產(chǎn)的AM-320240LTNQW-00H TFT LCD顯示屏作為顯示輸出設(shè)備，研究設(shè)計(jì)了相應(yīng)的硬件電路與顯示驅(qū)動(dòng)程序，在此基礎(chǔ)上完成了人機(jī)交互中英文顯示系統(tǒng)的設(shè)計(jì)。

　　基于DSP和DDS技術(shù)的氣體濃度檢測(cè)系統(tǒng)

　　本文提出一種基于ADSP-BF531為核心，集DDS和A/D采樣芯片于一體的氣體濃度檢測(cè)系統(tǒng)。該系統(tǒng)針對(duì)結(jié)構(gòu)性微氣體傳感器，充分利用了DDS信號(hào)源頻率、相位穩(wěn)定可控的特點(diǎn)和DSP芯片強(qiáng)大的控制能力和高速的數(shù)據(jù)處理能力，具有硬件簡(jiǎn)單，成本低，可靠性高，通用性好等優(yōu)點(diǎn)。

　　基于DSP、DDS和ARM雷達(dá)中頻信號(hào)模擬器研究

　　本設(shè)計(jì)采用PC+ARM+DSP+DDS的體系結(jié)構(gòu)。PCM機(jī)對(duì)目標(biāo)及環(huán)境進(jìn)行建模、運(yùn)算，生成雷達(dá)中頻信號(hào)仿真數(shù)據(jù)庫，DSP根據(jù)模擬的雷達(dá)實(shí)時(shí)狀態(tài)及目標(biāo)、環(huán)境的實(shí)時(shí)特性，進(jìn)行數(shù)據(jù)調(diào)度、運(yùn)算和處理，最后形成控制DDS所需的調(diào)幅、調(diào)相、調(diào)頻等控制字，通過DDS產(chǎn)生雷達(dá)中頻模擬信號(hào)。

　　DDS技術(shù)的電磁閥檢測(cè)平臺(tái)的設(shè)計(jì)

　　本文的主要研究工作是設(shè)計(jì)一個(gè)基于PC 的電子紙屏幕測(cè)試系統(tǒng)，動(dòng)態(tài)配置屏幕驅(qū)動(dòng)控制參數(shù)，對(duì)屏幕顯示效果進(jìn)行調(diào)節(jié)，達(dá)到測(cè)試的目的。電子紙屏幕種類眾多，本文研究的電子紙為有源矩陣驅(qū)動(dòng)的電泳電子紙。

　　DDS的短波射頻頻率源設(shè)計(jì)

　　本文針對(duì)射頻短波通信系統(tǒng)中的頻率源要求，分析了整個(gè)頻率源的實(shí)現(xiàn)方法。搭建了單片機(jī)+DDS的實(shí)現(xiàn)方法，采用具有雜散抑制通道的新型DDS芯片AD9912,時(shí)鐘輸入采用外部低雜散高性能的PLL信號(hào)，增加外部環(huán)路濾波網(wǎng)絡(luò)，有效提高了輸出信號(hào)的質(zhì)量。

　　DSP和DDS的三維感應(yīng)測(cè)井高頻信號(hào)源實(shí)現(xiàn)

　　本文采用數(shù)字直接合成技術(shù)，采用專用集成芯片AD9834作為信號(hào)產(chǎn)生模塊，由ADSP21992來作為控制器來完成整個(gè)系統(tǒng)的設(shè)計(jì)。利用此方法不僅克服了外搭分立元件的干擾，而且AD9834內(nèi)部有D/A轉(zhuǎn)換器，縮小了信號(hào)源的體積，從而滿足了測(cè)井儀器的要求。

　　基于DDS跳頻信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

　　在FPGA硬件平臺(tái)下設(shè)計(jì)基于DDS的跳頻信號(hào)產(chǎn)生系統(tǒng)，不僅實(shí)現(xiàn)了大量數(shù)據(jù)快速運(yùn)算，提高了仿真的速度，而且可以靈活、重復(fù)地對(duì)系統(tǒng)的參數(shù)進(jìn)行優(yōu)化配置，便于提高跳頻系統(tǒng)的性能。本文所設(shè)計(jì)的DDS，結(jié)構(gòu)簡(jiǎn)單、硬件資源占用率少，且產(chǎn)生頻率相對(duì)準(zhǔn)確。

　　基于DDS的寄生電感測(cè)量?jī)x設(shè)計(jì)

　　該方案由于采用了不同于常規(guī)LCR 電橋的原理，非常適合微小電感的測(cè)量，即使對(duì)于射頻領(lǐng)域使用的微小電感也可以精確測(cè)量。其測(cè)試結(jié)果與采用網(wǎng)絡(luò)分析儀測(cè)試的結(jié)果十分接近，基本可以滿足大多數(shù)應(yīng)用場(chǎng)合。

　　基于DSP和DDS的商品防竊監(jiān)視器掃頻信號(hào)源

　　筆者采用AD公司的AD9834型DDS實(shí)現(xiàn)掃頻信號(hào)合成，同時(shí)，考慮到信號(hào)的高速頻率變化特點(diǎn)，需使用數(shù)字信號(hào)處理器(DSP)對(duì)AD9834進(jìn)行控制。筆者采用TI公司的TMS320VC5410型數(shù)字信號(hào)處理器(以下簡(jiǎn)稱C5410)。下面介紹這些器件的特點(diǎn)及電路實(shí)現(xiàn)方法。

　　以DDS為參考的PLL在電臺(tái)設(shè)計(jì)中的應(yīng)用

　　本文將介紹DDS和PLL的工作原理，并結(jié)合一電臺(tái)(工作頻率2 MHz～500 MHz)的設(shè)計(jì)，給出DDS做參考的PLL頻率合成器的設(shè)計(jì)方案。

　　基于DDS的高精度任意波形發(fā)生器設(shè)計(jì)

　　本系統(tǒng)采用DDS技術(shù)來完成任意波形發(fā)生器設(shè)計(jì)。該信號(hào)發(fā)生器具有頻率分辨率高，頻率轉(zhuǎn)換速度快、信號(hào)純度高、產(chǎn)生信號(hào)種類多等優(yōu)點(diǎn)?？蓮V泛應(yīng)用于通信系統(tǒng)、自動(dòng)控制系統(tǒng)、儀器儀表、電子對(duì)抗及遙控遙測(cè)等領(lǐng)域。

　　基于DDS芯片AD9850的全數(shù)控函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

　　本文提出的采用DDS作為信號(hào)發(fā)生核心器件的全數(shù)控函數(shù)信號(hào)發(fā)生器設(shè)計(jì)方案，根據(jù)輸出信號(hào)波形類型可設(shè)置、輸出信號(hào)幅度和頻率可數(shù)控、輸出頻率寬等要求，選用了美國A/D公司的AD9850芯片，并通過單片機(jī)程序控制和處理AD9850的32位頻率控制字，再經(jīng)放大后加至以數(shù)字電位器為核心的數(shù)字衰減網(wǎng)絡(luò)，從而實(shí)現(xiàn)了信號(hào)幅度、頻率、類型以及輸出等選項(xiàng)的全數(shù)字控制。

　　DDS在任意波發(fā)生器中的應(yīng)用

　　本文介紹了DDS的原理和技術(shù)特點(diǎn)，給出DDS在任意波形發(fā)生器中的應(yīng)用并討論了在任意波形發(fā)生器中采用DDS的優(yōu)勢(shì)和缺陷。