軟件定義無(wú)線電應(yīng)用中，雙通道時(shí)間交替ADC增益和時(shí)序誤差的實(shí)時(shí)校準(zhǔn)

　　引言

　　這些下一代軟件定義無(wú)線電系統(tǒng)是基于高功率效率的射頻A/D轉(zhuǎn)換器(RF-ADC)，它們能夠在天線側(cè)采樣，同時(shí)可提供高動(dòng)態(tài)范圍。這些ADC采用時(shí)間交替(TIADC)架構(gòu)和CMOS技術(shù)設(shè)計(jì)，能夠?qū)崿F(xiàn)很高的采樣率。但該架構(gòu)也受時(shí)變失配誤差(mismatch errors)影響，有必要進(jìn)行實(shí)時(shí)校準(zhǔn)。本文介紹了一種全新的采用低復(fù)雜度數(shù)字信號(hào)處理算法來(lái)進(jìn)行增益和時(shí)序失配誤差背景校準(zhǔn)的方法。

　　1 雙通道TIADC中的失配誤差

　　一種使ADC速度加倍的有效方法是將兩個(gè)ADC并行設(shè)置，采樣時(shí)鐘反相操作。子ADC系統(tǒng)傳遞函數(shù)之間不可避免的微小失配會(huì)導(dǎo)致雜散諧波(tones)，能夠顯著降低可實(shí)現(xiàn)的動(dòng)態(tài)范圍。在這種ADC中有四種類型的誤差：

　　1. DC 偏置誤差
　　2. 靜態(tài)增益誤差
　　3. 時(shí)序誤差
　　4. 帶寬誤差

　　在實(shí)際應(yīng)用中，DC偏置誤差很簡(jiǎn)單，可通過(guò)數(shù)字校準(zhǔn)來(lái)處理。帶寬誤差最難應(yīng)對(duì)，通常是通過(guò)精心的設(shè)計(jì)和布局來(lái)使誤差減小。在本文中，我們將重點(diǎn)討論增益和時(shí)序誤差校準(zhǔn)，因?yàn)樗麄兪窃斐蓜?dòng)態(tài)范圍損失的主要原因。

　　2 建議校準(zhǔn)方法

　　一般情況下，ADC的奈奎斯特帶寬(Nyquist bandwidth)從未被充分使用，其中的一小部分通常專門為抗混疊(anti-aliasing)濾波器的滾降特性預(yù)留。這個(gè)未被使用的頻段可用來(lái)引入約束校準(zhǔn)信號(hào)?？蛇x擇正弦波用于校準(zhǔn)，因?yàn)樗苋菀咨筛呒兌阮l譜，并可施加兩個(gè)主要限制：

　　1. 幅度保持足夠小，以避免對(duì)動(dòng)態(tài)范圍產(chǎn)生任何影響，同時(shí)提供足夠的估算精度。實(shí)驗(yàn)表明，對(duì)于一個(gè)14位的ADC，-40dBFS 到-35dBFS 的幅度范圍為最佳。

　　2. 頻率被限定于以下的不連續(xù)值，以降低所述數(shù)字信號(hào)處理算法的復(fù)雜性：

　　其中，F(xiàn)s是TIADC采樣頻率，P和K為待指定的整數(shù)，S=±1，取決于校準(zhǔn)信號(hào)相對(duì)于奈奎斯特區(qū)邊緣的位置如圖1。校準(zhǔn)信號(hào)可以很容易地在片上通過(guò)使用小數(shù)N分頻鎖相環(huán)(PLL)以ADC時(shí)鐘作為參考信號(hào)來(lái)產(chǎn)生。選擇足夠高的K值，校準(zhǔn)信號(hào)的諧波會(huì)在有用頻帶之外混疊，可降低對(duì)于濾波的要求。通過(guò)使用在PLL輸出端的可編程衰減器能夠?qū)崿F(xiàn)擺幅的調(diào)整。

　　如果校準(zhǔn)信號(hào)作為輸入，x₀和x₁分別代表兩個(gè)子ADC的輸出，這可用等式1表示，而下面的等式2則將這兩路信號(hào)聯(lián)系起來(lái)(此處已忽略噪聲)：

　　

　　由于設(shè)計(jì)中的失配誤差較小，通過(guò)使用一階近似，可將這一組非線性等式線性化并求逆。