基于DDFS的程控音頻儀器測試信號源設(shè)計

　　文中介紹一種基于DDFS(直接頻率合成)技術(shù)的可編程音頻儀器測試信號源設(shè)計。該系統(tǒng)采用單片機作為控制器，以FPGA(現(xiàn)場可編程門陣列)作為信號源的主要平臺，利用DDFS技術(shù)產(chǎn)生一個按指數(shù)衰減的頻率可調(diào)正弦衰減信號。測試結(jié)果表明，該系統(tǒng)產(chǎn)生的信號其幅度可以按指數(shù)規(guī)律衰減;其頻率可以在1～4 KHz頻率范圍內(nèi)按1 Hz步長步進?？梢苑奖愕挠糜跍y試音頻儀器設(shè)備的放大和濾波性能。

　　在各種音頻儀器設(shè)備的設(shè)計和維護中，廣泛利用音頻信號源測試這些設(shè)備的工作狀態(tài)和性能指標(biāo)。放大器和濾波器是音頻設(shè)備中兩個基本功能模塊，所以測試設(shè)備的放大性能和濾波性能必不可少。因此，需要有一套能為放大、濾波性能測試提供標(biāo)準(zhǔn)測試源的音頻測試信號源。設(shè)計和制作一套供音頻設(shè)備測試用(放大器和濾波器)的高性能音頻信號源有重要的工程意義和實用價值。

　　通常放大器的測試源用的是單頻的不同幅度的正弦信號作為激勵源——小幅度信號用于測試放大器的靈敏度，大信號用于測試放大器對大信號的承受能力，大的動態(tài)范圍用于表征放大器具有很強的對信號大小的適應(yīng)能力;濾波性能的測試通常是采用不同頻率的等幅正弦波作為激勵源，以用于測試電路對不同頻率信號的加權(quán)能力——頻率響應(yīng)。綜上所述，對音頻儀器設(shè)備的測試源的設(shè)計和選擇有幅度可變、頻率可調(diào)兩個基本要求。通常的激勵源只能做到單一的幅度可調(diào)(而頻率不變)或者頻率可調(diào)(而幅度不變)，沒有二者皆同時可調(diào)，這樣就導(dǎo)致了測試效率極低。為了提高測試效率，可以采用以正弦為載波包絡(luò)按指數(shù)衰減的信號作為測試源。

　　1原理及仿真

　　1.1設(shè)計原理

　　如圖1所示，該信號為按指數(shù)衰減的正弦信號，即其包絡(luò)為單邊衰減的指數(shù)信號，包絡(luò)內(nèi)是按正弦載波振蕩的。這樣指數(shù)衰減的包絡(luò)能反映出信號由大到小的變換規(guī)律，能滿足放大性能動態(tài)范圍的測試;而頻率可調(diào)可以方便頻率響應(yīng)的測試。根據(jù)實際需要，文中所討論的音頻信號源需要具備如下參數(shù)：正弦波頻率1～4 kHz可調(diào)：調(diào)整步長1 Hz;初始相位為零;幅度按指數(shù)規(guī)律衰減;手動觸發(fā)一次發(fā)出一個衰減正弦波;衰減到初始幅度的10%需延續(xù)時間100～1 000 ms。

　　1.2理論計算與仿真

　　按指數(shù)包絡(luò)衰變的正弦振蕩信號，在數(shù)學(xué)上實際就是單邊指數(shù)衰減信號和正弦信號在時域上相乘。即

　　為了驗證分析的正確性和DDFS技術(shù)能在FPGA內(nèi)實現(xiàn)，需要對上述基帶和已調(diào)信號進行matlab仿真和計算。圖2為指數(shù)衰減信號與已調(diào)信號時域matlab仿真圖，該圖由上下兩張子圖組成。上面的子圖給出的是幅度為1，衰減系數(shù)a為20的指數(shù)信號;下面的子圖為上述指數(shù)信號和頻率為1 kHz、抽樣頻率為4 kHz的正弦序列相乘后的已調(diào)信號的時域波形，即為所要得到的結(jié)果。從仿真結(jié)果來看，這符合設(shè)計要求。

　　圖3為指數(shù)衰減信號與已調(diào)信號頻譜matlab仿真圖，與圖2的時域子圖子圖相對應(yīng)。需要說明的是該幅度譜利用的是512點的FFT對基帶指數(shù)信號和已調(diào)信號進行分析得到。所以其頻率分辨率為4 000/512=7.812 5 Hz，因此頻率為1 000 Hz的正弦載波及頻譜搬遷后的指數(shù)信號頻譜的中心頻率應(yīng)該出現(xiàn)在1 000/7.812 5 Hz=128處。從仿真結(jié)果證明可以看出這個結(jié)果完全正確。

　　2系統(tǒng)設(shè)計及工作原理

　　為得到滿足測試要求的可編程音頻儀器測試信號源，需要根據(jù)上述仿真的原理在具體的器件平臺上實現(xiàn)。圖4給出了基于DDFS技術(shù)的可編程音頻儀器測試信號源的系統(tǒng)設(shè)計框圖。從該圖上可以看出，系統(tǒng)以51系列單片機為控制中心，接收鍵盤置入的正弦載波頻率，經(jīng)過計算后產(chǎn)生FPGA內(nèi)部DDS模塊所需要的頻率字，DDS模塊根據(jù)這一頻率字利用FPGA內(nèi)部的邏輯產(chǎn)生符合設(shè)計要求的按指數(shù)規(guī)律衰減的正弦振蕩信號，然后經(jīng)過DA轉(zhuǎn)變?yōu)槟M信號，最后通過低通平滑濾波器產(chǎn)生最終的輸出信號。

　　3硬件設(shè)計

　　從圖4可以看出，系統(tǒng)的硬件組成模塊較多，但控制器、人機接口、FPGA平臺的硬件不是本文的重點，故不作闡述。只對其中的數(shù)模轉(zhuǎn)換器和低通濾波器LPF做簡單說明。

　　3.1 DAC模塊

　　如圖5所示在FPGA內(nèi)部實現(xiàn)的數(shù)字相乘(調(diào)制)需要通過DAC轉(zhuǎn)變成為模擬信號，這里的DAC采用的是14位的高速DA，再經(jīng)過運放OPA690將差分電流轉(zhuǎn)為單端電壓信號。

　　3.2低通平滑濾波器

　　如圖6所示，經(jīng)DA輸出的信號經(jīng)過兩級由OPA690組成的低通濾波器后平滑輸出。

　　4軟件設(shè)計

　　本系統(tǒng)的軟件包括兩部分：一是單片機控制器的軟件設(shè)計;另一部分是FPGA的邏輯設(shè)計部分。

　　4.1單片機控制程序

　　51單片機主要起到控制中心的作用，具體包括人機接口、參數(shù)計算、控制數(shù)據(jù)傳送給FPGA.這部分的軟件流程圖如圖7所示。

　　4.2 FPGA內(nèi)部邏輯設(shè)計

　　這部分的軟件(邏輯設(shè)計)是本系統(tǒng)的一個重點。主要包括指數(shù)衰減ROM1、正弦信號ROM2、數(shù)字乘法器等3個模塊。圖8為指數(shù)衰減信號產(chǎn)生模塊;圖9所示為正弦信號產(chǎn)生模塊，采用的是DDS技術(shù)，這兩部分其實都是通過matlab文件計算后生成的定點初始化文件存入到FPGA的片上RAM中;圖10給出的是實現(xiàn)前兩個模塊相乘的14位數(shù)字乘法器，用于實現(xiàn)數(shù)字調(diào)制器。

　　圖11給出了邏輯設(shè)計完后在Qualtus軟件中通過嵌入式邏輯分析儀signalTab看到的輸出波形。