一種AT89S52的USB下載線設(shè)計(jì)

　　在圖2中，ALE接為低電平，表示一個(gè)獨(dú)立的地址和數(shù)據(jù)總線配置。PDIUSBD12的A0腳與80C51的任意一個(gè)I/O口相連。該端口控制PDIUSBD12的命令和數(shù)據(jù)狀態(tài)。80C51的多位地址和數(shù)據(jù)總線可直接與PDIUSBD12的數(shù)據(jù)總線相連。

　　80C51的頻率輸入可由PDIUSBD12的CLKOUT提供。

　　2.4下載線接口電路

　　下載線的電路由三個(gè)部分組成，分別是單片機(jī)控制部分、USB接口處理電路和下載線接口電路。

　　其中USB接口處理電路是采用D12芯片與系統(tǒng)控制單片機(jī)芯片的連接方式采用了模擬總線的方式進(jìn)行連接，數(shù)據(jù)端口連接到單片機(jī)的P0端口，并在P0端口上接了一個(gè)上拉排阻實(shí)現(xiàn)了端口輸出高電平。將D12的讀寫控制分別接到P3.6和P3.7引腳，地址端A0接到P1.1引腳上。其時(shí)鐘信號(hào)從CLKOUT輸出，連接到單片機(jī)AT89S52的XTAL1上，作為單片機(jī)的時(shí)鐘信號(hào)，電路如圖3所示。

　　圖3 USB接口與控制單片機(jī)電路

　　下載線接口采用P2的部分引腳進(jìn)行控制，分別是P2.0接OE端控制輸出端口是否有效，P2.1接SCLK、P2.3接MOSI、P2.5接MISO構(gòu)成模擬SPI接口，P2.7控制目標(biāo)芯片的RESET引腳使其進(jìn)入串行下載模式。另外，保留了P30和P31作為異步串行通信端口，作為系統(tǒng)調(diào)試端口，P15、P16、P17和RESET與VCC、GND連接到系統(tǒng)控制芯片的程序下載接口。

　　為了保證在沒有寫程序時(shí)不影響單片機(jī)的工作，所有與單片機(jī)連接的下載線接口都應(yīng)保持高阻狀態(tài)，在需要編程時(shí)又能夠?qū)?duì)應(yīng)的電平影響單片機(jī)引腳，所以在設(shè)計(jì)中，參考了原altera并口下載線的接口電路，采用三態(tài)的總線驅(qū)動(dòng)芯片74HC244作為下載線接口驅(qū)動(dòng)電路。具體的接口電路如圖4所示。

　　圖4下載線接口電路。

　　下載線接口從1腳至6腳，依次是：地、復(fù)位、MOSI、MISO、SCK、VCC.

　　3 PCB設(shè)計(jì)

　　3.1調(diào)試端口

　　考慮到在具體調(diào)試時(shí)，下載線采用了串口作為調(diào)試端口，將從USB端口接收到的數(shù)據(jù)通過(guò)串口線重新發(fā)回計(jì)算機(jī)，在計(jì)算機(jī)中使用串口調(diào)試助手顯示內(nèi)容。故將其振蕩脈沖由外部D12送過(guò)來(lái)的信號(hào)改為由單片機(jī)外接11.0592MHz晶振與振蕩電容產(chǎn)生的頻率，以滿足硬件調(diào)試需要。

　　3.2 PCB制作

　　在完成了電路原理圖的情況下，根據(jù)下載線電路原理圖設(shè)計(jì)了PCB電路圖，如圖5所示。圖5是一雙面的PCB，圖5(a)頂層線路，圖5(b)底層線路。

　　圖5(a)頂層線路

　　圖5(b)底層線路

　　在完成軟件設(shè)計(jì)后，用此下載線將單片機(jī)與計(jì)算機(jī)連接，很好的實(shí)現(xiàn)了程序下載。