駿龍推出Altera MAX 10 FPGA的物聯(lián)網(wǎng)開發(fā)套件和電機(jī)驅(qū)動(dòng)方案

　　近日，技術(shù)分銷商駿龍科技公司發(fā)布了基于Altera MAX 10的“Mpression Odyssey(奧德賽)”物聯(lián)網(wǎng)開發(fā)套件和電機(jī)驅(qū)動(dòng)方案。

　　MAX 10 FPGA是Altera新的第10代產(chǎn)品成員之一(注：其他第10代產(chǎn)品是Arria 10和Stratix 10)，采用55nm臺(tái)積電工藝制造。MAX10的定位介于CPLD(例如Altera的MAX V系列)與FPGA(例如Altera的低端FPGA—Cyclone V)之間，相比CPLD增加了Flash(閃存);相比Cyclone V缺少收發(fā)器、ARM硬核等。MAX10采用NiOS II軟核，具有定制化、可裁剪、高性能的特點(diǎn)。由此可見，MAX 10在低成本、單芯片、瞬時(shí)上電的可編程邏輯器件(PLD)中提供了先進(jìn)的處理能力，具有非易失、瞬時(shí)加載、雙鏡像配置、內(nèi)部集成模數(shù)轉(zhuǎn)換模塊等特點(diǎn)。

支持手機(jī)的MAX 10物聯(lián)網(wǎng)開發(fā)套件

　　“Odyssey(奧德賽)”開發(fā)套件作為一個(gè)為物聯(lián)網(wǎng)應(yīng)用設(shè)計(jì)的開發(fā)和評(píng)估套件，亮點(diǎn)是用戶可以在iOS和Andriod手機(jī)上安裝專用的應(yīng)用程序，直接通過藍(lán)牙接口讀寫數(shù)據(jù)、分析數(shù)據(jù)和遠(yuǎn)程控制。該開發(fā)套件由兩塊主板構(gòu)成：一塊MAX 10 FPGA板卡和一塊藍(lán)牙及傳感器板卡。該開發(fā)套件提供了多種FPGA設(shè)計(jì)和MCU代碼，用戶可以在手機(jī)應(yīng)用程序中進(jìn)行個(gè)性化的設(shè)置。用戶還可以在應(yīng)用程序中改變通道的名稱和設(shè)置讀寫參數(shù)，輕松創(chuàng)建一個(gè)定制的物聯(lián)網(wǎng)應(yīng)用程序，而無需編寫任何代碼。

基于MAX 10的電機(jī)驅(qū)動(dòng)方案

　　通過FPGA替代傳統(tǒng)的CPU/DSP架構(gòu)實(shí)現(xiàn)算法，意味著所有的算法都將通過硬件實(shí)現(xiàn)，這樣由于處理能力限制而在CPU中無法實(shí)現(xiàn)的算法，現(xiàn)在都可以在MAX 10 FPGA中以輕松地實(shí)現(xiàn)。Altera的MAX 10支持多種工業(yè)以太網(wǎng)接口以及Endat 2.2, BISS等編碼器接口，用戶可在該方案中實(shí)現(xiàn)靈活可定制的接口。此方案還提供可定制的調(diào)試界面，客戶可以根據(jù)自己的需求，定制自己的調(diào)試界面，實(shí)時(shí)觀測(cè)內(nèi)部信號(hào)。