12位高速ADC存儲電路設(shè)計(jì)與實(shí)現(xiàn)

　　1 AD9225的結(jié)構(gòu)

　　AD9225是ADI公司生產(chǎn)的單片、單電源供電、12位精度、25Msps高速模數(shù)轉(zhuǎn)換器,片內(nèi)集成高性能的采樣保持放大器和參考電壓源。AD9225采用帶有誤差校正邏輯的四級差分流水結(jié)構(gòu),以保證在25Msps采樣率下獲得精確的12位數(shù)據(jù)。除了最后一級,每一級都有一個低分辨率的閃速A/D與一個殘差放大器(MDAC)相連。此放大器用來放大重建DAC的輸出和下一級閃速A/D的輸入差,每一級的最后一位作為冗余位,以校驗(yàn)數(shù)字誤差,其結(jié)構(gòu)如圖1所示。

　　圖1 AD9225結(jié)構(gòu)圖

　　2 AD9225的輸入和輸出

　　(1) 時(shí)鐘輸入

　　AD9225采用單一的時(shí)鐘信號來控制內(nèi)部所有的轉(zhuǎn)換,A/D采樣是在時(shí)鐘的上升沿完成。在25Msps的轉(zhuǎn)換速率下,采樣時(shí)鐘的占空比應(yīng)保持在45%~55%之間;隨著轉(zhuǎn)換速率的降低,占空比也可以隨之降低。在低電平期間,輸入SHA處于采樣狀態(tài);高電平期間,輸入SHA處于保持狀態(tài)。圖2為其時(shí)序圖。圖2中：

　　圖2 AD9225時(shí)序圖

　　tch——高電平持續(xù)時(shí)間,最小值為18 ns;

　　tcl——低電平持續(xù)時(shí)間,最小值為18 ns;

　　tod——數(shù)據(jù)延遲時(shí)間,最小值為13 ns。

　　從時(shí)序圖可以看出：轉(zhuǎn)換器每個時(shí)鐘周期(上升沿)捕獲一個采樣值,三個周期以后才可以輸出轉(zhuǎn)換結(jié)果。這是由于AD9225采用的四級流水結(jié)構(gòu),雖然可以獲得較高的分辨率,但卻是以犧牲流水延遲為代價(jià)的。

　　(2) 模擬輸入AD9225的模擬輸入引腳是VINA、VINB,其絕對輸入電壓范圍由電源電壓決定：

　　其中, AVSS正常情況下為0 V,AVDD正常情況下為+5 V。

　　AD9225有高度靈活的輸入結(jié)構(gòu),可以方便地和單端或差分輸入信號進(jìn)行連接。采用單端輸入時(shí),VINA可通過直流或交流方式與輸入信號耦合,VINB要偏置到合適的電壓;采用差分輸入時(shí),VINA和VINB要由輸入信號同時(shí)驅(qū)動。

　　(3) 數(shù)字輸出

　　AD9225 采用直接二進(jìn)制碼輸出12位的轉(zhuǎn)換數(shù)據(jù),并有一位溢出指示位(OTR),連同最高有效位可以用來確定數(shù)據(jù)是否溢出。圖3為溢出和正常狀態(tài)的邏輯判斷圖。

　　圖3 溢出和正常狀態(tài)的邏輯判斷圖

　　3 AD9225參考電壓和量程的選用

　　參考電壓VREF決定了AD9225的量程,即

　　滿刻度量程= 2×VREF

　　VREF的值由SENSE引腳確定。如果SENSE與AVSS 相連,VREF是2.0 V,量程是0~4 V;如果SENSE與VREF直接相連, VREF是1.0 V,量程是0~2 V;如果SENSE與VREF通過電阻網(wǎng)絡(luò)相連,則VREF可以是1.0~2.0 V之間的任意值,量程是0~2VREF;如果SENSE與AVDD 相連,表示禁用內(nèi)部參考源,即VREF由外部參考電壓源驅(qū)動。內(nèi)部電路用到的參考電壓是出現(xiàn)在CAPT和CAPB端。表1是參考電壓和輸入量程的總結(jié)。

　　表1 參考電壓和輸入量程

　　4 AD9225的存儲方案設(shè)計(jì)

　　在高速數(shù)據(jù)采集電路的實(shí)現(xiàn)中,有兩個關(guān)鍵的問題：一是模擬信號的高速轉(zhuǎn)換;二是變換后數(shù)據(jù)的存儲及提取。AD9225的采樣速度可達(dá)25Msps,完全可以滿足大多數(shù)數(shù)據(jù)采集系統(tǒng)的要求,故首要解決的關(guān)鍵問題是與存儲器的配合問題。 在數(shù)據(jù)采集電路中, 有以下幾種存儲方案可供選擇。

　　(1)分時(shí)存儲方案

　　分時(shí)存儲方案的原理是將高速采集到的數(shù)據(jù)進(jìn)行分時(shí)處理, 通過高速鎖存器按時(shí)序地分配給N個存儲器。雖然電路中增加了SRAM的片數(shù),但使存儲深度增加,用低價(jià)格的SRAM構(gòu)成高速數(shù)據(jù)存儲電路,獲得較高的(單位速度×單位存儲深度)/價(jià)格比。但由于電路單數(shù)據(jù)口的特點(diǎn),不利于數(shù)據(jù)的實(shí)時(shí)處理,并且為使數(shù)據(jù)被鎖存后留有足夠的時(shí)間讓存儲器完成數(shù)據(jù)的存儲,需要產(chǎn)生特殊的寫信號線 。

　　(2)雙端口存儲方案

　　雙端口存儲器的特點(diǎn)是,在同一個芯片里,同一個存儲單元具有相同的兩套尋址機(jī)構(gòu)和輸入輸出機(jī)構(gòu),可以通過兩個端口對芯片中的任何一個地址作非同步的讀和寫操作,讀寫時(shí)間最快達(dá)到十幾ns。當(dāng)兩個端口同時(shí)(5 ns以內(nèi) )對芯片中同一個存儲單元尋址時(shí), 芯片中有一個協(xié)調(diào)電路將參與協(xié)調(diào)。雙端口存儲器方案適用于小存儲深度、數(shù)據(jù)實(shí)時(shí)處理的場合。由于雙端口存儲器本身具備了兩套尋址系統(tǒng),在電路的設(shè)計(jì)時(shí),可以免去在數(shù)據(jù)存儲和讀取時(shí)對地址時(shí)鐘信號的切換問題的考慮,使數(shù)據(jù)變得簡單和快捷。

　　(3)先進(jìn)先出存儲方案

　　先進(jìn)先出存儲器的同一個存儲單元配備有兩個口：一個是輸入口,只負(fù)責(zé)數(shù)據(jù)的寫入;另一個是輸出口,只負(fù)責(zé)數(shù)據(jù)的輸出。先進(jìn)先出(FIFO)存儲器方案適用于小存儲深度,數(shù)據(jù)需實(shí)時(shí)處理的場合。