PCB中防止共阻抗干擾的地線設(shè)計(jì)
電子電路中,共阻抗干擾對(duì)電路的正常工作帶來(lái)很大影響。在PCB電路設(shè)計(jì)中,尤其在高頻電路的PCB設(shè)計(jì)中,必須防止地線的共阻抗所帶來(lái)的影響。通過(guò)對(duì)共阻抗干擾形式的分析,詳細(xì)介紹一點(diǎn)接地在電子電路中,特別是在高頻電路中對(duì)共阻抗干擾的抑制作用,以及采用一點(diǎn)接地防止共阻抗應(yīng)注意的問(wèn)題。
本文引用地址:http://www.ex-cimer.com/article/275995.htm同時(shí)對(duì)PCB板內(nèi)地線布局的主要形式和要求進(jìn)行了簡(jiǎn)要闡述。
0前言
在電子電路中,多數(shù)元器件都要通過(guò)地線形成回路,線設(shè)計(jì)合理與否,直接影響電路的工作。盡可能地降低由于地線設(shè)計(jì)不和理產(chǎn)生對(duì)信號(hào)傳輸?shù)母蓴_。
在電路圖中,接地常用符號(hào)來(lái)表示,表示電路中的零電位,并用來(lái)作為電路的其他各點(diǎn)的公共參考點(diǎn)。電路的各點(diǎn)電壓、電流和信號(hào)電平的大小均是以地線作為基準(zhǔn)電壓來(lái)表示的。在閱讀電路圖和理解電路工作狀態(tài)時(shí),常把地線和各接地點(diǎn)之間視作無(wú)電位差的零電位點(diǎn)。而在實(shí)際電路工作中,由于地線的阻抗(電阻、電感)的存在,會(huì)產(chǎn)生一定的電位差。這些電位差的存在,必然對(duì)電路的工作帶來(lái)影響。在PCB設(shè)計(jì)中必須注意和消除地線阻抗的影響。
1地線對(duì)電路產(chǎn)生干擾的形式
1. 1全電流共阻抗干擾
如圖1中,電路1和電路2通過(guò)公用地線AB與電源形成回路。線段AB可等效為一個(gè)電阻和電感的串聯(lián)回路,因而形成共阻抗效應(yīng)。在工作時(shí),電路1、2的電流變動(dòng),將引起A點(diǎn)電位變化,使電路1、2相互產(chǎn)生干擾。如電路2有輸出至電路3,干擾也將竄入電路3中,因此形成全電流共阻抗干擾。
例如有一段長(zhǎng)為10cm,寬為1. 5cm的印制導(dǎo)線,其銅箔厚度為50微米,導(dǎo)線電阻為:
若ρ= 0. 02,則R約為0. 026Ω。當(dāng)電路1工作在低頻時(shí),電路的交變電流為1A,則在這段印制導(dǎo)線上約產(chǎn)生0.026V的交變電壓降而作用在電路2上。在高頻時(shí),地線的共阻抗干擾,主要以導(dǎo)線的電感為主。當(dāng)一段導(dǎo)線長(zhǎng)度遠(yuǎn)大于其寬度時(shí),導(dǎo)線的自感量可按0. 8微亨/米計(jì)算。同樣一段長(zhǎng)10cm的導(dǎo)線,當(dāng)其通過(guò)的工作頻率為30MHz時(shí),此段導(dǎo)線所呈現(xiàn)的感抗RL= 2πL≈16Ω??梢?jiàn)在頻率升高時(shí),導(dǎo)線的感抗將比導(dǎo)線本身的電阻要大幾個(gè)數(shù)量級(jí)。即使導(dǎo)線中流過(guò)很小的高頻電流,如為10mA,在導(dǎo)線上將產(chǎn)生0.16V的高頻電壓。因而,對(duì)于高頻電路,在制作PCB時(shí),印制導(dǎo)線要盡可能短,以減少導(dǎo)線感抗對(duì)電路帶來(lái)的損耗與干擾。
圖1地線共阻抗干擾
1. 2局部電流共阻抗干擾
如圖2所示,當(dāng)印制板采用環(huán)形地線,各接地元件按就近分散接地。這樣末級(jí)的交流信號(hào)一部分通過(guò)地線AD形成回路,在導(dǎo)線AD上產(chǎn)生交流壓降。
由于前級(jí)的晶體管發(fā)射極和基極與末級(jí)共用導(dǎo)線BC,在導(dǎo)線BC上產(chǎn)生共阻抗干擾。這種干擾是以局部電流的形式在公共地線上產(chǎn)生耦合,形成局部電流共阻抗干擾。
圖2另一種共阻抗干擾
全電流共阻抗干擾主要存在于級(jí)與級(jí)之間。局部電流共阻抗干擾則是指部分和個(gè)別元件與導(dǎo)線的接地點(diǎn)不良而對(duì)其他電路引起的干擾。
2防止共阻抗干擾的方法
各級(jí)內(nèi)部接地。各級(jí)內(nèi)部接地是防止局部電流共阻抗干擾的主要方法。即有效地防止了本級(jí)的交流信號(hào)通過(guò)各接地元件而逸出至本級(jí)以外的電路中去,或其他電路的交流信號(hào),通過(guò)本級(jí)的各接地元件而檢拾進(jìn)來(lái)。
無(wú)論對(duì)于低頻、中頻、還是高頻各級(jí)電路,防止局部電流的共阻抗干擾,唯一有效的方法是采用一點(diǎn)接地。
一點(diǎn)接地的形式如圖3所示。圖中將各級(jí)內(nèi)部的接地元件,即本級(jí)電路的發(fā)射極基極和集電極的所有接地元件,均安排在一個(gè)接地點(diǎn)上與地線相接。
這樣,就能有效地防止交流信號(hào)通過(guò)接地元件的發(fā)散和接收,使接地純凈。
圖3一點(diǎn)接地
在實(shí)際電路中,各級(jí)的接地元件較多,不可能將這些元件同時(shí)穿入一個(gè)穿線孔內(nèi),而是將本級(jí)接地元件盡可能就近安排在公共地線的一段或一個(gè)區(qū)域內(nèi),如圖4a所示。有時(shí)遇到元件體積限制或排列上的原因,就近安排有困難時(shí),可采用圖4b所示的接地形式,同樣可達(dá)到一點(diǎn)接地的效果。
圖4排版中的一點(diǎn)接地
電氣符號(hào)相關(guān)文章:電氣符號(hào)大全
評(píng)論