集成同步解調(diào)功能的低功耗LVDT信號調(diào)理器

　　連接/參考器件

　　ADA2200

　　同步解調(diào)器和可配置模擬濾波器

　　AD7192

　　內(nèi)置PGA的4.8 kHz、超低噪聲、24位Σ-Δ型ADC

　　ADG794

　　低壓、300 MHz、四通道2：1多路復用模擬高清電視音頻/視頻開關(guān)

　　ADP151

　　超低噪聲、200 mA CMOS線性調(diào)節(jié)器

　　電路功能與優(yōu)勢

　　圖1所示電路是一款完整的線性可變差分變壓器(LVDT)信號調(diào)理電路，可精確測量距離機械參考點的線性位置或線性位移。模擬域中的同步解調(diào)用于提取位置信息并抑制外部噪聲。24位、Σ-Δ模數(shù)轉(zhuǎn)換器(ADC)可數(shù)字化位置輸出信息，以實現(xiàn)高精度。

　　LVDT在活動核心和線圈組件之間采用電磁耦合。這種非接觸式(因而是無摩擦的)工作方式是它們廣泛用于航空航天、過程控制、機器人、核、化學工廠、液壓、動力渦輪以及其他惡劣工作環(huán)境和要求具備長工作壽命與高可靠性應(yīng)用的主要原因。

　　包括LVDT激勵信號在內(nèi)的整個電路功耗僅為10 mW.電路激勵頻率和輸出數(shù)據(jù)速率均為SPI可編程。該系統(tǒng)允許在可編程帶寬和動態(tài)范圍之間進行權(quán)衡取舍，支持1 kHz以上的帶寬，且在20 Hz帶寬時具有100 dB動態(tài)范圍，是精密工業(yè)位置和計量應(yīng)用的理想之選。

　　圖1. LVDT信號調(diào)理電路(原理示意圖：未顯示所有連接和去耦)

　　電路描述

　　ADA2200同步解調(diào)器可在信號解調(diào)至與LVDT核心位移成比例的低頻輸出電壓之前對LVDT次級信號進行濾波，從而提取位置信息。ADA2200驅(qū)動AD7192 24位Σ-Δ型ADC，后者對輸出進行數(shù)字化和濾波處理。ADA2200產(chǎn)生同步LVDT激勵信號，而ADG794開關(guān)將CMOS電平激勵信號轉(zhuǎn)換為精密3.3 V方波信號，驅(qū)動LVDT初級繞組。

　　LVDT是絕對位移傳感器，可將線性位移轉(zhuǎn)換為比例電信號。LVDT是特殊的繞線變壓器，具有活動核心，其位置與待測位置貼合。激勵信號施加于初級繞組。隨著核心的移動，次級繞組上的電壓成比例發(fā)生變化;根據(jù)該電壓即可計算位置。

　　LVDT的類型有很多，此外提取位置信息的方法也各不相同。圖1中的電路采用4線模式LVDT.將兩個LVDT的次級輸出相連使其電壓相反，從而執(zhí)行減法。當LVDT核心位于零點位置時，這兩個次級端上的電壓相等，兩個繞組上的電壓差為零。隨著核心從零點位置開始移動，次級繞組上的電壓差也隨之增加。LVDT輸出電壓相位根據(jù)方向而改變。

　　該電路的主時鐘由AD7192 ADC產(chǎn)生。ADA2200接受主時鐘并產(chǎn)生其內(nèi)部所有時鐘，包括用作LVDT激勵信號的參考時鐘。ADA2200上的時鐘分頻器配置為產(chǎn)生4.8 kHz激勵信號。ADG794將激勵信號轉(zhuǎn)換為精密±3.3 V方波信號，該+3.3V來自于ADC電源電壓。3.3 V電源也用作ADC基準電壓;因此，激勵信號與ADC基準電壓之間的比例關(guān)系可以改善電路的噪聲性能和穩(wěn)定性。系統(tǒng)的3.3 V電源由ADP151低壓差調(diào)節(jié)器提供;后者由5 V電源驅(qū)動。

　　LVDT次級繞組和ADA2200輸入之間的耦合電路用來限制信號帶寬，并調(diào)節(jié)RCLK和ADA2200輸入之間的相對相位。該電路配置為具有最大正交(相位= 90°)響應(yīng)以及最小同相(相位= 0°)響應(yīng)。這使得可以僅通過測量正交輸出就能確定位置，進而使ADA2200輸出電壓對電路中相位的變化不甚敏感。LVDT的溫度變化導致有效串聯(lián)電阻和電感發(fā)生改變，是相位變化的主要來源。

　　ADA2200輸出端的抗混疊濾波器保持ADC所支持的信號帶寬。AD7192內(nèi)部數(shù)字濾波器的輸出帶寬約等于0.27乘以輸出數(shù)據(jù)速率。為了將輸出帶寬保持在4.8 kHz最大輸出數(shù)據(jù)速率，輸出抗混疊濾波器的-3 dB轉(zhuǎn)折頻率可以設(shè)為2 kHz左右。對于要求較低輸出數(shù)據(jù)速率的系統(tǒng)，可相應(yīng)降低抗混疊濾波器的轉(zhuǎn)折頻率。

　　集成式同步解調(diào)器

　　ADA2200集成式同步解調(diào)器組成電路核心。它采用獨特的電荷共享技術(shù)來執(zhí)行模擬域內(nèi)的離散式時間信號處理。ADA2200具有全差分信號路徑。它由高阻抗輸入緩沖器后接一個固定低通濾波器(FIR抽取濾波器)、一個可編程IIR濾波器、一個解調(diào)器和一個差分輸出緩沖器組成。它的輸入和輸出共模電壓等于1.65 V(3.3 V電源電壓的1/2)。

　　ADA2200接受來自AD7192 ADC的4.92 MHz時鐘信號，然后產(chǎn)生其內(nèi)部所有時鐘，以及用作LVDT激勵信號的4.8 kHz參考時鐘。ADA2200集成可配置時鐘分頻器，可編程支持很多不同的激勵頻率。

　　CMOS開關(guān)

　　選擇ADG794 CMOS開關(guān)是因為它具有低導通電阻、快速開關(guān)時間、先開后合式開關(guān)動作以及低成本等特點。

　　ADG794將ADA2200的低壓CMOS電平RCLK輸出轉(zhuǎn)換為低阻抗差分輸出方波源，然后驅(qū)動LVDT.為使開關(guān)留有裕量以便驅(qū)動正3.3 V信號，ADG794 VDD輸入采用5 V電源供電。

　　LVDT

　　圖1中的電路只需略作改動即可支持各種LVDT.Measurement Specialties， Inc. E-100 LVDT采用四線式模式，以便演示電路的主要特點。E-100沖程范圍為±2.54 mm，沖程端輸出靈敏度為240 mV/V，滿量程范圍最大線性度誤差為±0.5%，工作頻率范圍為100 Hz至10 kHz.完整詳情請參見E-Series LVDT數(shù)據(jù)手冊。

　　ADA2200輸入耦合網(wǎng)絡(luò)

　　可調(diào)諧ADA2200輸入耦合網(wǎng)絡(luò)以支持不同的LVDT.LVDT次級繞組電感和分流電容(C4)組成振蕩電路。R4和R33電阻降低了振蕩電路的Q值，使該電路不易受LVDT繞組電感和電阻的變化影響，但功耗有所上升。R34/C24和R35/C25組成的RC濾波器對可降低信號帶寬，同時提供調(diào)節(jié)電路相對相位所需的額外自由度。ADA2200內(nèi)部相位敏感檢測器(PSD)的最大輸出發(fā)生在0°或180°相對相移處。

　　對于采用4.8 kHz方波激勵信號的E-100 LVDT而言，采用下列元件值可獲得最大輸出條件下的最優(yōu)相位：

　　●R4 = R33 = 2.2 kΩ

　　●R34 = R35 = 1 kΩ

　　●C24 = C25 = 3300 pF

　　●C4 = 0.01μF

　　如需調(diào)諧該電路，則可通過放置LVDT核心以產(chǎn)生接近滿量程輸出信號的方式測量相位;然后，測量同相(I)和正交(Q)輸出信號。采用這些測量結(jié)果便可計算相對相位：