基于SOPC的紅外視頻網(wǎng)絡(luò)傳輸系統(tǒng)

　　FPGA模塊中的數(shù)據(jù)流程分析如下：Microblaze軟核CPU與前端采集模塊(CPLD、A/D、CCD)交互把數(shù)據(jù)經(jīng)雙口RAM0(緩存)采集到DDR中，Microblaze通過(guò)控制PLB總線加載采集的圖像送算法處理模塊進(jìn)行處理，算法處理模塊首先進(jìn)行邊界擴(kuò)展(此步驟也可省略)，邊界擴(kuò)展是僅對(duì)一幀圖像邊界數(shù)據(jù)進(jìn)行鏡面反射來(lái)完成，即邊界數(shù)據(jù)的擴(kuò)展存儲(chǔ)實(shí)現(xiàn)，不需要進(jìn)行數(shù)據(jù)運(yùn)算即可完成，擴(kuò)展后數(shù)據(jù)緩存到RAM0，即可進(jìn)行均值濾波，均值濾波對(duì)每一個(gè)像素的消噪處理需要8次加法和1次乘法。384×288個(gè)像素可并行處理，處理完的數(shù)據(jù)送到RAM1進(jìn)行下一步非均勻校正。在非均勻校正中，校正增益和校正偏移量是在測(cè)溫前由高低溫定標(biāo)產(chǎn)生，兩個(gè)校正因子可并行進(jìn)行運(yùn)算獲得，獲得后的因子存入RAM1中，以便非均勻校正時(shí)直接加載。在非均勻校正中，384×288個(gè)像素可并行進(jìn)行，每個(gè)像素需1次乘法和1一次加法運(yùn)算。處理完成后的數(shù)據(jù)送到RAM2進(jìn)行下一步的溫度標(biāo)定和灰度拉伸。溫度標(biāo)定和灰度拉伸兩者可并行進(jìn)行。由于溫度標(biāo)定和灰度拉伸需對(duì)整幀圖像處理，所以若要減少RAM2的容量，可考慮把圖像存入DDR中，需要時(shí)再讀出。在灰度拉伸中，首先進(jìn)行直方圖統(tǒng)計(jì)，統(tǒng)計(jì)圖像各灰度值的像元個(gè)數(shù)，找出圖像有效灰度范圍，并求出最小值min和最大值max。把最大值和最小值代入三段的斜率計(jì)算公式，計(jì)算出斜率后即可進(jìn)行灰度拉伸，灰度拉伸每個(gè)像素需要做2次比較、1次減法、1次乘法和1次加法，384×288個(gè)像素可以并行處理?；叶壤焱瓿珊蟮臄?shù)據(jù)送RAM3進(jìn)行下一步的偽彩處理，偽彩是把每個(gè)像素點(diǎn)的灰度值轉(zhuǎn)換R、G、B對(duì)應(yīng)的三分量，因此可對(duì)384×288個(gè)像素并行處理。而每個(gè)像素點(diǎn)R、G、B的轉(zhuǎn)換也可以并行運(yùn)算。轉(zhuǎn)換后的數(shù)據(jù)送雙口RAM1，然后由RAM模塊進(jìn)行讀出存入SD卡中，進(jìn)行控制顯示。在前期開發(fā)FPGA模塊時(shí)也可直接送LCD顯示。

　　在進(jìn)行圖形處理過(guò)程中，由于FPGA可以最大化的進(jìn)行并行運(yùn)算，所以不僅可考慮算法模塊內(nèi)部多個(gè)像素之間的并行處理，也要考慮算法模塊之間的并行性，如在進(jìn)行一幀圖像的濾波時(shí)，可同時(shí)進(jìn)行上一幀圖像的校正。

　　各個(gè)算法模塊實(shí)現(xiàn)如下

　　圖2校正系數(shù)

　　圖3校正偏移

　　圖4非均勻性校正

　　圖5 灰度拉伸

　　圖6均值濾波