Altera宣布Stratix 10的創(chuàng)新：FPGA和SoC性能翻番、功耗降低70%

　　即將于2015年秋天提供Stratix 10 FPGA和SoC工程樣片的Altera公司，近日發(fā)布其Stratix 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細(xì)節(jié)，在性能、集成度、密度和安全特性方面實(shí)現(xiàn)了突破。

　　Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex FPGA架構(gòu)，由Intel 14nm三柵極工藝技術(shù)制造，內(nèi)核性能是前一代FPGA的2倍。性能好、密度高、具有先進(jìn)的嵌入式處理功能的FPGA與GPU類浮點(diǎn)計(jì)算性能和異構(gòu)3D SiP集成特性相結(jié)合，支持Altera客戶解決下一代通信、數(shù)據(jù)中心、雷達(dá)系統(tǒng)、IoT基礎(chǔ)設(shè)施和高性能計(jì)算系統(tǒng)中所遇到的設(shè)計(jì)難題。

　　Altera公司產(chǎn)品營(yíng)銷(xiāo)資深總監(jiān)Patrick Dorsey詳細(xì)介紹了HyperFlex體系結(jié)構(gòu)的“寄存器無(wú)處不在”方法。Stratix 10 FPGA和SoC是第一款采用公司的HyperFlex新體系結(jié)構(gòu)的Altera器件。HyperFlex的核心是減少了關(guān)鍵通路，例如，當(dāng)一個(gè)功能要和另一個(gè)功能進(jìn)行溝通時(shí)，通常是在幾個(gè)納秒之內(nèi)。所謂系統(tǒng)性能，實(shí)際上體現(xiàn)在進(jìn)行通話過(guò)程中出現(xiàn)的最長(zhǎng)延時(shí)，例如3.5納秒的延時(shí)。HyperFlex的優(yōu)勢(shì)在于把這3.5納秒時(shí)間間隔切成三段，例如其中有一段是1.2納秒，表明其性能實(shí)際上是得到一個(gè)很大的提高，即頻次得到了降低，因此性能得到了提升。可以用一個(gè)形象的比喻：現(xiàn)在所有人都要開(kāi)車(chē)通過(guò)一架大橋，但這架大橋的設(shè)計(jì)一次只允許通過(guò)一輛，如果有100輛車(chē)，你必須一輛輛通過(guò)。HyperFlex相當(dāng)于你把這架橋建得更短了，建成很多小橋，使汽車(chē)通過(guò)的速度得到了很大提升?？梢?jiàn)，“yperFlex體系結(jié)構(gòu)幫助設(shè)計(jì)人員避免了關(guān)鍵通路和布線延時(shí)，其設(shè)計(jì)能夠迅速達(dá)到時(shí)序收斂。內(nèi)核邏輯性能提高2倍后，不需要很寬的數(shù)據(jù)通路，也不需要競(jìng)爭(zhēng)體系結(jié)構(gòu)由于其他偏移導(dǎo)致的設(shè)計(jì)結(jié)構(gòu)，極大地提高了器件利用率，降低了功耗。HyperFlex體系結(jié)構(gòu)支持高性能設(shè)計(jì)降低邏輯面積要求，功耗從而降低了70%?！?br />