零基礎(chǔ)學(xué)FPGA （二十一）SOPC進(jìn)階，自定義AD轉(zhuǎn)換IP核設(shè)計(jì)全流程

　　今天帶大家來(lái)設(shè)計(jì)一個(gè)自定義的IP核，我們從最基本的做起，包括datasheet 的理解，設(shè)計(jì)的整體框架，AD轉(zhuǎn)換代碼的編寫(xiě)，仿真，Avalon-MM總線接口的編寫(xiě)，硬件系統(tǒng)還是基于上次的硬件系統(tǒng)，不過(guò)我們不再用altera給我們提供的IP核了，我們要自己做一個(gè)，有時(shí)候我們找不到他們提供的IP核，或者有些IP核是收費(fèi)的，這個(gè)時(shí)候我們就可以自己來(lái)編寫(xiě)自己的IP，雖然沒(méi)有官方的那么標(biāo)準(zhǔn)，但是用來(lái)做一些實(shí)驗(yàn)還是沒(méi)什么問(wèn)題的。

　　這次實(shí)驗(yàn)我用的是原來(lái)我那塊板子，因?yàn)槟菈K板子上有AD轉(zhuǎn)換芯片，而我們上次搭建的硬件系統(tǒng)是基于cyclone IV的硬件系統(tǒng)，但是這塊開(kāi)發(fā)板上沒(méi)有AD芯片，我們就不做軟件下載的實(shí)驗(yàn)了，其實(shí)只要在我們編寫(xiě)AD轉(zhuǎn)換HDL代碼的時(shí)候測(cè)試成功，那么我們軟件調(diào)試部分就應(yīng)該沒(méi)什么問(wèn)題了，有條件的同學(xué)可以自己做這一部分。

　　一、有理可依

　　所有編寫(xiě)的代碼必須都得有理可依，要不然直接看代碼那得有多痛苦啊，第一部分先來(lái)帶大家熟悉一下datasheet上的東西

　　我們要操作的AD轉(zhuǎn)換芯片TLC549的頂層視圖

　　可以看到這個(gè)芯片應(yīng)該不太難操作，左邊是模擬信號(hào)輸入端，因?yàn)槭悄?shù)轉(zhuǎn)換，這邊我們就暫時(shí)可以不管，看右邊有時(shí)鐘信號(hào)，數(shù)字信號(hào)輸出端和片選端，那么我們需要控制的，無(wú)非就是時(shí)鐘信號(hào)和片選信號(hào)了

　　還有什么器件描述什么的大家可以自己取去看，我們主要去看時(shí)序圖

　　大體上來(lái)看一下，，首先是ADC的工作時(shí)鐘，它在片選信號(hào)為低電平的時(shí)候有效，連續(xù)8個(gè)周期用來(lái)將轉(zhuǎn)換后的數(shù)字信號(hào)送到數(shù)據(jù)總線上，8個(gè)時(shí)鐘周期過(guò)后就是轉(zhuǎn)換周期，用來(lái)對(duì)模擬信號(hào)進(jìn)行轉(zhuǎn)換，在這期間，片選信號(hào)要拉高，對(duì)于片選信號(hào)，開(kāi)始的時(shí)候有一個(gè)從高電平到低電平的跳變，然后等待一個(gè)建立時(shí)間TSU，建立時(shí)間結(jié)束后ADC工作時(shí)鐘開(kāi)始工作，8個(gè)時(shí)鐘周期后，片選拉高開(kāi)始模數(shù)轉(zhuǎn)換，之后片選拉低，將轉(zhuǎn)換后的數(shù)據(jù)送出去。

　　細(xì)節(jié)部分，可以看到當(dāng)片選拉低后，我們可以定義一個(gè)使能信號(hào)en來(lái)開(kāi)啟工作時(shí)鐘，從片選拉低到工作時(shí)鐘有效需要一個(gè)建立時(shí)間1.4us，這個(gè)數(shù)據(jù)在下面的表格中可以查到，之后是8個(gè)數(shù)據(jù)鎖存周期，每一個(gè)時(shí)鐘的高低電平延時(shí)不能小于404ns，具體也是表格中找，然后是轉(zhuǎn)換周期，時(shí)間是17us，至于轉(zhuǎn)換期間的工作時(shí)鐘是什么我們可以不必關(guān)心。

　　再來(lái)看一下它的注釋內(nèi)容，大體意思是說(shuō)轉(zhuǎn)換周期需要一個(gè)17us的延時(shí)，注釋B大體意思是說(shuō)，當(dāng)片選拉低之后，數(shù)據(jù)的第8位就自動(dòng)的放到了數(shù)據(jù)總線上，剩下的7位數(shù)據(jù)在第7個(gè)時(shí)鐘下降沿到來(lái)的時(shí)候就已經(jīng)鎖存了。

　　二、編程思路

　　這段時(shí)間跟著他們?cè)谏险n，聽(tīng)李老師講課的時(shí)候，李老師不會(huì)將大量的時(shí)間放到代碼的編寫(xiě)上，而是有時(shí)候花一整節(jié)課的時(shí)間來(lái)幫助學(xué)生來(lái)構(gòu)建編程的思路，包括系統(tǒng)架構(gòu)，狀態(tài)轉(zhuǎn)移圖等，有了這些都東西作為鋪墊，我們的代碼編寫(xiě)就可以手到擒來(lái)，起到事半功倍的效果，如果我們不做好事先的準(zhǔn)備設(shè)計(jì)工作，沒(méi)有一個(gè)系統(tǒng)的架構(gòu)在我們腦海里，上來(lái)就去寫(xiě)代碼，就會(huì)發(fā)現(xiàn)越寫(xiě)問(wèn)題越多，思路不通，處理不當(dāng)?shù)葐?wèn)題，所以小墨同學(xué)回來(lái)之后也用word做了這么個(gè)狀態(tài)轉(zhuǎn)移圖，這個(gè)實(shí)驗(yàn)不是很難，狀態(tài)機(jī)也沒(méi)那么復(fù)雜，就是希望起到一個(gè)拋磚引玉的過(guò)程，通過(guò)一個(gè)小小的實(shí)例，告訴大家以后在拿到一個(gè)問(wèn)題后改怎么下手。雖然畫(huà)的不怎么樣~還是可以看得哈~

　　理一下編程思路吧，從datasheet里面我們知道。我們要做好這幾個(gè)延時(shí)，即準(zhǔn)備轉(zhuǎn)換的延時(shí)1.4us，17us的轉(zhuǎn)換延時(shí)，和404ns的ADC工作時(shí)鐘高低電平延時(shí)等。狀態(tài)機(jī)部分采用兩段式狀態(tài)機(jī)。將組合邏輯與時(shí)序邏輯分開(kāi)，采用獨(dú)熱編碼。按照狀態(tài)轉(zhuǎn)移圖構(gòu)思好狀態(tài)機(jī)的編程思路。數(shù)據(jù)處理部分，為了保證數(shù)據(jù)的穩(wěn)定性，可以采用邊沿脈沖檢測(cè)法檢測(cè)ADC工作時(shí)鐘的上升沿，在每一個(gè)上升沿將轉(zhuǎn)化后的數(shù)據(jù)一位一位鎖存，由于數(shù)據(jù)是串行輸入，還要用到串并轉(zhuǎn)換的思想，這些編程方法前面都已經(jīng)介紹過(guò)，就不一一講解了。

　　代碼風(fēng)格部分，個(gè)人感覺(jué)這一套代碼比起以前有了一些進(jìn)步，至少看起來(lái)思路清晰，注釋合理，數(shù)據(jù)處理恰當(dāng)，語(yǔ)法直白，沒(méi)有用到一些很別扭的語(yǔ)法等。具體還需要廣大讀者自己去體會(huì)，也希望你們能夠喜歡~

　　代碼部分就不一一講解了，源代碼會(huì)附在文章后面，大家可以自行消化

　　三、仿真與驗(yàn)證

　　上面是前仿真的過(guò)程，從波形來(lái)看和我們的設(shè)計(jì)吻合，用標(biāo)尺量一下，延時(shí)參數(shù)也和我們?cè)O(shè)計(jì)的一致

　　按理說(shuō)我們下一步需要進(jìn)行時(shí)序約束部分，但是我們的這個(gè)設(shè)計(jì)是us級(jí)的，即使不做時(shí)序約束也是可以的，但是畢竟我設(shè)計(jì)的是一個(gè)IP核，為了穩(wěn)定起見(jiàn)還是做一下時(shí)序約束比較好。說(shuō)實(shí)話，時(shí)序約束部分，個(gè)人感覺(jué)是一門(mén)高大上的學(xué)問(wèn)，變化多端，有些都是經(jīng)驗(yàn)值，你問(wèn)一個(gè)工程師為什么是這樣約束，有時(shí)候可能他也答不上來(lái)。之前也接觸過(guò)靜態(tài)時(shí)序分析的知識(shí)，但是一直不敢寫(xiě)，感覺(jué)還是學(xué)的不怎么樣吧，想回去以后學(xué)內(nèi)存這方面的時(shí)候再去好好研究一下它~

　　下面是后仿真的波形圖

　　可以看到，波形跟我們的設(shè)計(jì)吻合，也沒(méi)有出現(xiàn)什么不合理的設(shè)計(jì)什么的，可以下板驗(yàn)證了

　　可以看到，當(dāng)我們扭動(dòng)滑動(dòng)變阻器的時(shí)候，相應(yīng)的模擬量被轉(zhuǎn)化成數(shù)字量并在數(shù)碼管上顯示了

　　四、Avalon-MM總線接口設(shè)計(jì)

　　我們知道，我們?cè)O(shè)計(jì)的這個(gè)IP核是要掛到Avalon-MM總線上的，作為一個(gè)從機(jī)，總線需要通過(guò)片選信號(hào)來(lái)訪問(wèn)總線上掛的這些IP，因此，我們也需要給我們的IP設(shè)計(jì)一個(gè)和總線通信的接口

　　我們?cè)O(shè)計(jì)AD轉(zhuǎn)換的IP核的片選信號(hào)低電平有效，當(dāng)片選信號(hào)有效的時(shí)候，如果再來(lái)一個(gè)讀信號(hào)，那么，數(shù)據(jù)就會(huì)被總線讀走，送至CPU

　　五、自定義IP

　　好了，下面我們就可以來(lái)定義我們自己的IP了

　　先將我們剛才設(shè)計(jì)好的AD轉(zhuǎn)換的.V文件復(fù)制到我們硬件系統(tǒng)的目錄中，并養(yǎng)成一個(gè)好的習(xí)慣，新建一個(gè)文件夾，并命名為IP，以后我們?cè)O(shè)計(jì)的IP都可以放到里面

　　打開(kāi)我們之前硬件系統(tǒng)的sopc builder,雙擊左上角的NEW component ，在HDL file一欄中添加我們的adc.v文件，

　　在signal一欄中，根據(jù)端口的類(lèi)型配置端口，時(shí)鐘復(fù)位信號(hào)不用說(shuō)，其中我們的與總線接口部分的端口屬于總線的從機(jī)端口，我們需要把它定義為avalon_slave_0端口類(lèi)型，信號(hào)類(lèi)型設(shè)置為低電平片選，低電平讀就好，其他端口設(shè)置為conduit類(lèi)型，信號(hào)類(lèi)型設(shè)置為export，因?yàn)槲覀兪怯脕?lái)輸出到外部器件的端口

　　在接口一欄中，我們可以設(shè)置一些相關(guān)參數(shù)，一般為默認(rèn)就好，為了我們數(shù)據(jù)的穩(wěn)定性，我們可以把讀延時(shí)周期設(shè)置為4個(gè)，保證它有足夠的時(shí)間去處理數(shù)據(jù)

　　然后點(diǎn)擊finish，雙擊我們生成的IP核將它添加到系統(tǒng)工程中即可，然后重新生成硬件系統(tǒng)

　　六、硬件系統(tǒng)生成

　　將生成的新的硬件系統(tǒng)的例化接口聲明好，這樣在我們的設(shè)計(jì)頂層又多了這樣一個(gè)模塊，按照慣例分析綜合，時(shí)序約束，分配管腳，這樣我們的硬件系統(tǒng)就設(shè)計(jì)好了

　　七、軟件部分

　　因?yàn)槲业挠布到y(tǒng)上沒(méi)有AD芯片，這里就只簡(jiǎn)單說(shuō)一下軟件代碼，不做下板調(diào)試了

　　軟件部分只講一下主函數(shù)部分，看下圖

　　代碼很簡(jiǎn)單，就是每隔一段時(shí)間將采集到的值在窗口打印，不過(guò)有個(gè)問(wèn)題需要解釋一下，有人會(huì)問(wèn)，我們?cè)谧远xIP的時(shí)候不是定義了片選端和讀信號(hào)么，為什么我們沒(méi)有對(duì)它進(jìn)行操作就可以讀數(shù)據(jù)了呢?

　　其實(shí)我們是不需要對(duì)我們的外設(shè)進(jìn)行片選或者讀寫(xiě)使能的，因?yàn)槲覀兊腶valon-MM總線一次只能訪問(wèn)一個(gè)從機(jī)，我們給出了我們AD轉(zhuǎn)換的IP的地址，就默認(rèn)片選了這個(gè)模塊了，又因?yàn)槲覀冋{(diào)用了IO操作的讀函數(shù)，在定義信號(hào)的時(shí)候我們定義的是低電平，這樣其實(shí)就是總線默認(rèn)幫我們選好了，我們只需要給它一個(gè)地址，那么數(shù)據(jù)就會(huì)自動(dòng)的傳到總線上去。