零基礎(chǔ)學(xué)FPGA （二十三） SDR SDRAM（架構(gòu)篇）

　　今天我們來講的是SDRAM的架構(gòu)以及設(shè)計(jì)，這也是小墨第一次接觸架構(gòu)，也談不上給大家講，就是把我理解的當(dāng)做一個(gè)筆記分享給大家，有什么錯(cuò)誤也請(qǐng)積極指正，畢竟我也是沒有老師教，也是自己摸索的，難免有些不合理的地方。

　　一、SDRAM 工作部分

　　1、上電初始化

　　我們先來看第一部分，上電初始化。上電初始化我們知道，上電之后我們需要等待200us的穩(wěn)定期，這段時(shí)間我們可以用一個(gè)定時(shí)器來計(jì)數(shù)，這沒什么問題，然后進(jìn)入的是預(yù)充電部分，這個(gè)時(shí)候，預(yù)充電的時(shí)候，sdram_cmd模塊會(huì)檢測(cè)此時(shí)的初始化狀態(tài)機(jī)的狀態(tài)，若處于預(yù)充電狀態(tài)，那么sdram_cmd模塊向SDRAM發(fā)命令，具體命令sdram的datasheet里面有，發(fā)的是一個(gè)precharge，即預(yù)充電，發(fā)完命令之后，需要等待一段時(shí)間，來確保這個(gè)命令被SDRAM捕獲，這等待的時(shí)間，特權(quán)老師用的方式我覺得很好

　　用一個(gè)宏定義，當(dāng)計(jì)數(shù)器計(jì)數(shù)到相應(yīng)的時(shí)間后，預(yù)充電完成參數(shù)置位 即end_trp 置位，下面的用法也是一樣，即當(dāng)初始化狀態(tài)機(jī)進(jìn)入預(yù)充電狀態(tài)i_pre時(shí)，計(jì)數(shù)器開啟，開始計(jì)數(shù)，計(jì)數(shù)完成，也就是預(yù)充電結(jié)束的時(shí)候，計(jì)數(shù)器復(fù)位，這個(gè)復(fù)位的控制，可以用case語句來檢測(cè)初始化狀態(tài)機(jī)的狀態(tài)，在相應(yīng)的狀態(tài)給予相應(yīng)的復(fù)位與置位

　　接下來是8個(gè)自刷新，操作和預(yù)充電一樣

　　到了模式寄存器的配置階段，我們需要選定L_bank，以及SDRAM工作模式的配置，當(dāng)sdram_cmd模塊檢測(cè)到初始化狀態(tài)機(jī)到達(dá)模式寄存器配置階段時(shí)，我們的給SDRAM的sdram_bank端口賦相應(yīng)的值，并且設(shè)置地址總線

　　當(dāng)初始化結(jié)束的時(shí)候，標(biāo)志位init_done置位，告訴工作狀態(tài)機(jī)，初始化狀態(tài)機(jī)已經(jīng)結(jié)束，進(jìn)入工作狀態(tài)。下面是我用word做的上電初始化的狀態(tài)轉(zhuǎn)移圖

　　2、自刷新

　　初始化結(jié)束之后，SDRAM為了防止數(shù)據(jù)丟失，要進(jìn)行自刷新，上一篇文章已經(jīng)講過了，刷新2^12行需要64ms，也就是每15us刷新一行，也就是我們需要每15us發(fā)送一次自刷新請(qǐng)求給SDRAM工作狀態(tài)機(jī)，狀態(tài)機(jī)一旦檢測(cè)到自刷新請(qǐng)求信號(hào)，就告訴sdram工作模塊，然后工作模塊就向SDRAM發(fā)送自刷新命令，即CMD_A_PEF

　　下面是自刷新的狀態(tài)轉(zhuǎn)移圖

　　3、讀寫狀態(tài)

　　初始化結(jié)束以后，SDRAM就處于工作狀態(tài)，每15us進(jìn)行一次自刷新，這個(gè)時(shí)候，如果想要讀或?qū)憯?shù)據(jù)的話，即向工作狀態(tài)機(jī)sdram_work_FSM發(fā)送讀寫請(qǐng)求，如果是讀請(qǐng)求，那么工作狀態(tài)機(jī)進(jìn)入行有效狀態(tài)，也即激活狀態(tài)w_active，此時(shí)，sdram_cmd模塊會(huì)發(fā)送行有效命令，即CMD_ACTIVEA

　　同時(shí)，我們需要將我們的12位行地址送給我們的sdram地址總線sdram_addr，然后便是一個(gè)等待時(shí)間段，TRCD，這個(gè)時(shí)間段里我們是不需要做什么工作的，只需等待TRCD結(jié)束

　　TRCD結(jié)束的時(shí)候，工作狀態(tài)機(jī)進(jìn)入讀狀態(tài)，此時(shí)，我們需要發(fā)送列地址選中我們的存儲(chǔ)單元，并告訴sdram_cmd模塊發(fā)送讀命令，這個(gè)過程是讀命令和列地址同時(shí)發(fā)送的。我們知道，讀命令發(fā)出之后，會(huì)進(jìn)入潛伏期TCL。

　　這個(gè)狀態(tài)我們也不需要做什么，因?yàn)槲覀冊(cè)谀Ｊ郊拇嫫髋渲秒A段已經(jīng)將各種參數(shù)配置好了，包括什么潛伏期長(zhǎng)，突發(fā)讀寫長(zhǎng)度之類的，等到潛伏期結(jié)束之后，SDRAM會(huì)自動(dòng)進(jìn)行讀數(shù)據(jù)，而且讀的數(shù)據(jù)長(zhǎng)度會(huì)跟我們之前設(shè)置的一樣長(zhǎng)，這個(gè)讀數(shù)據(jù)的狀態(tài)需要時(shí)間，即我們的工作狀態(tài)機(jī)工作在w_rd狀態(tài)，等待8個(gè)時(shí)鐘周期之后，所有的數(shù)據(jù)都已經(jīng)被送到數(shù)據(jù)總線。

　　這個(gè)時(shí)候我們需要等一會(huì)，因?yàn)槲覀冊(cè)诎l(fā)送讀命令的時(shí)候，A10是置1的，也就是說，每次讀寫完之后要自動(dòng)進(jìn)行預(yù)充電，從而才可以打開新的工作行，這時(shí)，我們的工作狀態(tài)機(jī)即進(jìn)入了w_rwait狀態(tài)，等到預(yù)充電結(jié)束，才完成一次讀操作，返回初始狀態(tài)，等待下一個(gè)請(qǐng)求的到來

　　下面是讀寫狀態(tài)轉(zhuǎn)移圖，由于寫狀態(tài)只是沒有潛伏期，寫完之后有一個(gè)寫回延時(shí)，其他地方與讀狀態(tài)相同，我就不再介紹了

　　二、模擬信號(hào)產(chǎn)生部分

　　我們先來想一下我們的要想測(cè)試我們的SDRAM控制器是否正確，都需要什么測(cè)試參數(shù)吧

　　1、 首先我們需要發(fā)送讀寫地址對(duì)吧，但是我們需要有一個(gè)間隔，即每隔一段時(shí)間發(fā)送一次寫地址，為什么呢?因?yàn)槲覀冎霸谀Ｊ郊拇嫫髋渲玫臅r(shí)候，定義了突發(fā)讀寫的長(zhǎng)度為8，也就是我們發(fā)送一個(gè)地址，那么sdram會(huì)在連續(xù)的8個(gè)地址中連續(xù)寫8次數(shù)，我們?nèi)绻侔l(fā)送地址，需要等到這8次地址寫完之后再發(fā)送下一個(gè)地址這個(gè)延時(shí)大概為640ns，也就是計(jì)數(shù)器為什么要計(jì)到3f的原因，下一個(gè)地址的發(fā)送就需要比之前的地址大8了，比如第一次我發(fā)送的是0地址，那,隔一段時(shí)間之后，我就需要發(fā)送8地址了。

　　讀地址也一樣，當(dāng)寫地址寫滿了之后，讓地址清零，從零地址讀起即可

　　還有再解釋一下，特權(quán)老師為什么定義22位的模擬地址，22位的模擬地址包括2位的L_BANK的地址，12位行地址和8位列地址。有人會(huì)問，為什么是行地址和列地址分開呢，不是行列地址共用嗎?注意這里只是模擬地址，到時(shí)候我們給地址總線賦值的時(shí)候是分開賦值的

　　2、然后我們需要產(chǎn)生遞增數(shù)據(jù)，每640ns產(chǎn)生8個(gè)數(shù)即可

　　3、在發(fā)送遞增數(shù)據(jù)之前，我們需要發(fā)送寫請(qǐng)求信號(hào)，這個(gè)寫請(qǐng)求信號(hào)是要發(fā)送到我們接下來要講的FIFO里面，發(fā)送寫請(qǐng)求之后，數(shù)據(jù)進(jìn)入FIFO，注意，這里的寫請(qǐng)求是發(fā)送給FIFO的，不是發(fā)送到SDRAM的，SDRAM的寫請(qǐng)求是由FIFO發(fā)出去的

　　有人會(huì)問，寫請(qǐng)求有了，是不是還該有讀請(qǐng)求，要知道，我們的數(shù)據(jù)是先寫到FIFO里面，再有SDRAM對(duì)FIFO進(jìn)行讀操作，將寫進(jìn)FIFO的數(shù)據(jù)再送到SDRAM，而我們從SDRAM中讀回的數(shù)據(jù)，同樣要寫到FIFO里面，然后我們?cè)購腇IFO里面讀。是不是有人會(huì)問，這不是多此一舉嗎?其實(shí)不然，要知道我們的SDRAM是工作在100M的時(shí)鐘頻率下，而且是有相位偏移的，對(duì)我們FPGA來說是一個(gè)異步時(shí)鐘，如果我們不采用FIFO的形式，那很容易發(fā)生亞穩(wěn)態(tài)問題，導(dǎo)致系統(tǒng)不穩(wěn)定

　　三、數(shù)據(jù)緩存部分

　　1、寫FIFO

　　我來解釋一下，寫入時(shí)鐘，也就是我們FPGA的時(shí)鐘，50MHZ，在這個(gè)時(shí)鐘頻率下，我們需要給FIFO發(fā)送寫請(qǐng)求和遞增數(shù)據(jù)，wrusedw反映了我寫入FIFO的占用量，當(dāng)sdram工作狀態(tài)機(jī)檢測(cè)到寫請(qǐng)求之后(FIFO發(fā)出的寫請(qǐng)求)，會(huì)產(chǎn)生一個(gè)響應(yīng)，告訴FIFO要讀數(shù)據(jù)了，這個(gè)響應(yīng)作為FIFO的讀信號(hào)，在100MHZ的時(shí)鐘頻率下，將我們寫入的數(shù)據(jù)讀走，送到SDRAM數(shù)據(jù)總線上

　　2、讀FIFO

　　讀FIFO跟寫FIFO相反，寫FIFO時(shí)鐘為100MHZ，在這個(gè)時(shí)鐘頻率下，我們將從SDRAM中讀回的數(shù)據(jù)寫到FIFO里面，注意這里我們還用了wrusedw，來反應(yīng)寫FIFO的占用量，也就是我們從SDRAM里讀了多少數(shù)據(jù)，然后在50MHZ的時(shí)鐘下，將從SDRAM讀回的數(shù)據(jù)采集下來，送到顯示模塊來驗(yàn)證是否是遞增數(shù)據(jù)，這個(gè)顯示模塊我們用數(shù)碼管來顯示，比較方便，為了觀察清楚，我們可以在數(shù)碼管顯示模塊，每隔1S種發(fā)送一次讀FIFO請(qǐng)求，這樣在數(shù)碼管上，會(huì)每隔1秒鐘顯示一個(gè)遞增的數(shù)據(jù)了

　　大體上就是這么多了，整個(gè)SDRAM的工作過程就介紹完了，還有些細(xì)節(jié)沒講到的，大家可以自行消化，有不懂的可以給我留言，或者加我QQ微信，歡迎交流

　　下一篇文章我們講時(shí)序，真正在板子上讓它跑起來才是王道~