<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 新品快遞 > Synopsys的全新HAPS-80基于FPGA的原型解決方案提供高達(dá)100MHz的系統(tǒng)性能

          Synopsys的全新HAPS-80基于FPGA的原型解決方案提供高達(dá)100MHz的系統(tǒng)性能

          作者: 時(shí)間:2015-09-24 來源:電子產(chǎn)品世界 收藏

            新思科技(, Inc.)日前宣布:推出全新HAPS®-80基于的原型系統(tǒng),該系統(tǒng)為的端到端原型解決方案的一部分。HAPS-80系統(tǒng)提供了高達(dá)100MHz的多性能,以及全新的專用高速時(shí)分復(fù)用(HSTDM)技術(shù)。HAPS-80采用Xilinx最新的Virtex UltraScale VU440 器件,每顆FPGA可容納2600萬個(gè)ASIC門,結(jié)合ProtoCompiler設(shè)計(jì)自動(dòng)化和調(diào)試軟件,可支持高達(dá)16億個(gè)ASIC門的設(shè)計(jì)。HAPS硬件與ProtoCompiler軟件的結(jié)合,極大地加速了軟件開發(fā)、硬件/軟件集成和系統(tǒng)驗(yàn)證。

          本文引用地址:http://www.ex-cimer.com/article/280628.htm

            觀看多媒體新聞發(fā)布,請?jiān)L問:

            http://www.synopsys.com/Company/PressRoom/Pages/haps80-news-release.aspx

            ProtoCompiler軟件內(nèi)置HAPS系統(tǒng)架構(gòu)的知識,與非集成化方案相比,它實(shí)現(xiàn)了自動(dòng)分區(qū),使得首款原型的平均時(shí)間縮短為不到2周,而后續(xù)的編譯迭代則可在幾小時(shí)內(nèi)完成。ProtoCompiler利用HAPS-80的全新HSTDM功能,自動(dòng)選擇引腳時(shí)分復(fù)用最優(yōu)組合方案,可與待測設(shè)計(jì)最佳地匹配。HAPS-80集成解決方案,對于單FPGA設(shè)計(jì)性能可高達(dá)300MHz;在不使用引腳時(shí)分復(fù)用的情況下,多FPGA設(shè)計(jì)性能可高達(dá)100MHz;在使用全新專有高速引腳時(shí)分復(fù)用的情況下,多FPGA設(shè)計(jì)性能可超過30MHz。HAPS-80系統(tǒng)性能的提升,使得操作系統(tǒng)不到一分鐘便可啟動(dòng)到命令提示符,讓設(shè)計(jì)人員能夠探測和初始化硬件設(shè)備,如CPU、定時(shí)器和通用異步接收發(fā)送器(UART)等。HAPS-80也支持真實(shí)世界I/O全速運(yùn)行。

            “使用了Xilinx前6代FPGA器件,是Xilinx在基于FPGA原型驗(yàn)證領(lǐng)域內(nèi)的長期商業(yè)伙伴。Synopsys緊密集成了硬件和軟件HAPS基于FPGA的原型解決方案,定位于從Virtex®UltraScale™ VU440器件提供最高性能和最大容量”Xilinx測試、測量和仿真市場業(yè)務(wù)部總監(jiān)HannekeKrekels表示。“UltraScale芯片的器件密度提升了2.2倍,I/O增加了21%,它對于使用HAPS系統(tǒng)來實(shí)現(xiàn)多FPGA分區(qū)的復(fù)雜SoC原型是非常理想的。”

            與上一代產(chǎn)品相比,ProtoCompiler自動(dòng)化從RTL到FPGA鏡像的時(shí)序驅(qū)動(dòng)流程,提供最高的原型性能和最快的迭代時(shí)間。ProtoCompiler以最優(yōu)的多FPGA分區(qū)、最低的引腳時(shí)分復(fù)用比、優(yōu)化的綜合和引導(dǎo)式布局布線創(chuàng)建原型。這些特性使設(shè)計(jì)人員能夠方便地利用HAPS-80的全部容量范圍,高達(dá)16億ASIC邏輯門。ProtoCompiler從IP到SoC的層次化流程,將RTL、設(shè)計(jì)原型約束、預(yù)定義的調(diào)試可觀測點(diǎn)和邏輯綜合指示封裝在一起,以消除在SoC中重復(fù)這些任務(wù)的需求,將集成時(shí)間縮短了數(shù)周。

            “Baikal-T1是世界上首款使用Imagination MIPS Warrior P5600 CPU實(shí)現(xiàn)的芯片,是我們致力于創(chuàng)新和高質(zhì)量的結(jié)果,這得益于我們的研發(fā)中心采用了嚴(yán)格的硬件/軟件集成和系統(tǒng)驗(yàn)證方法。我們依靠Synopsys的HAPS原型系統(tǒng)來提供高性能的ASIC原型,如為Baikal-T1提供的一個(gè)原型就在一個(gè)快速交付期限內(nèi)準(zhǔn)時(shí)完成,”貝加爾電子(Baikal Electronics)首席技術(shù)官Gregory Khrenov表示。“我們期待HAPS-80的眾(諸)多特性為我們未來的工程項(xiàng)目帶來益處。”

            通過總是可用的第四代深度追蹤調(diào)試技術(shù)(HAPS DTD4, HAPS Deep Trace Debug Gen4),HAPS-80系統(tǒng)提供了出色的調(diào)試可見度和自動(dòng)化技術(shù),通過它可在運(yùn)行時(shí)從每個(gè)FPGA捕獲超過1000個(gè)調(diào)試信號位。HAPS-80系統(tǒng)內(nèi)置了調(diào)試數(shù)據(jù)采集、存儲器和專用路由,且它們由ProtoCompiler自動(dòng)插入以確保最小的干預(yù),總是對用戶可用。與Synopsys的Verdi™調(diào)試軟件結(jié)合,HAPS DTD4可幫助設(shè)計(jì)人員以仿真器般的經(jīng)驗(yàn)在原始RTL源文件的語境中,快速地辨識復(fù)雜的設(shè)計(jì)行為,使調(diào)試時(shí)間縮短多達(dá)50%。此外,HAPS和ProtoCompiler結(jié)合Verification Continuum的Unified Compile技術(shù),使得在Synopsys VCS®仿真、ZeBu®模擬和HAPS原型之間移植更容易,從而可為設(shè)計(jì)和驗(yàn)證節(jié)省數(shù)月時(shí)間。

            通用多源總線(UMRBus)的主機(jī)連接能力支持混合原型驗(yàn)證、全球可訪問和大型原型群等使用模式。UMRBus在HAPS-80系統(tǒng)和Synopsys基于Virtualizer的虛擬原型之間無縫連接,為早期軟件開發(fā)和硬件/軟件集成創(chuàng)造了一種集成化的混合原型驗(yàn)證環(huán)境。此外,HAPS-80可向下兼容HAPS-70,讓設(shè)計(jì)人員可復(fù)用現(xiàn)有的系統(tǒng)和硬件配件。對原生以太網(wǎng)連接的支持,使HAPS-80系統(tǒng)通過標(biāo)準(zhǔn)以太網(wǎng)連接便可實(shí)現(xiàn)系統(tǒng)的全球可訪問。HAPS-80解決方案支持多設(shè)計(jì)模式,在企業(yè)配置中,可跨HAPS系統(tǒng)同時(shí)執(zhí)行多個(gè)設(shè)計(jì),為多項(xiàng)目用途提供最高的原型利用率及更高的投資回報(bào)率。

            “我們優(yōu)化每一代產(chǎn)品HAPS原型系統(tǒng),提供最高的系統(tǒng)性能和設(shè)計(jì)人員生產(chǎn)率。新一代的HAPS-80系列解決了SoC設(shè)計(jì)人員在性能、可擴(kuò)展性、首款原型完成時(shí)間和調(diào)試等方面的痛點(diǎn),同時(shí)保持了與HAPS-70系統(tǒng)之間的互操作性,”Synopsys IP和原型營銷副總裁John Koeter表示。“HAPS硬件和ProtoCompiler軟件的獨(dú)特結(jié)合,可在最短的時(shí)間實(shí)現(xiàn)最高性能的首款原型,以加速大型SoC及GPU設(shè)計(jì)的軟件開發(fā)、硬件/軟件集成和系統(tǒng)驗(yàn)證。”

            供貨和資源

            HAPS-80基于FPGA的原型系統(tǒng)和ProtoCompiler軟件現(xiàn)在已可供貨。

            有關(guān)HAPS-80的更多信息,請?jiān)L問:

            http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/haps-80.aspx

            o 基于FPGA的原型技術(shù)博客:http://blogs.synopsys.com/breakingthethreelaws/

            o ProtoCompiler: http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/protocompiler.aspx

            o 混合原型構(gòu)建:http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/hybrid-prototyping.aspx

            o HAPS調(diào)試:http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/troubleshoot-debug.aspx

            o 基于FPGA的原型構(gòu)建方法學(xué)手冊:

            o http://www.synopsys.com/FPMM



          關(guān)鍵詞: Synopsys FPGA

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();