千兆位交換背板的測(cè)試

隨著Internet/Intranet 的迅速發(fā)展，網(wǎng)絡(luò)流量的迅速增加使得已有的數(shù)據(jù)傳輸結(jié)構(gòu)、流量的內(nèi)容、模式和組成結(jié)構(gòu)等都發(fā)生著前所未有的變化。數(shù)據(jù)傳輸形式逐步由面向連接的服務(wù)轉(zhuǎn)移到無(wú)連接的、動(dòng)態(tài)的IP服務(wù)，對(duì)于公共載體來(lái)說(shuō)，IP在應(yīng)用中變得越來(lái)越重要。

網(wǎng)絡(luò)業(yè)務(wù)和流量的變化使網(wǎng)絡(luò)的核心交換結(jié)構(gòu)、路由器、IP骨干網(wǎng)的優(yōu)化變得越來(lái)越重要。路由器在網(wǎng)絡(luò)交換技術(shù)中占有舉足輕重的地位，尤其核心路由器的性能更是決定了網(wǎng)絡(luò)的吞吐能力。以硬件機(jī)制實(shí)現(xiàn)的IP數(shù)據(jù)包交換技術(shù)使得現(xiàn)代路由器的性能遠(yuǎn)遠(yuǎn)超越以軟件機(jī)制實(shí)現(xiàn)數(shù)據(jù)包轉(zhuǎn)發(fā)的傳統(tǒng)路由器。而數(shù)據(jù)包交換的核心技術(shù)在于高速交換背板的調(diào)度算法和高速互連及傳輸技術(shù)。對(duì)交換背板的測(cè)試也集中在這兩點(diǎn)上：調(diào)度算法的測(cè)試和高速背板傳輸性能的測(cè)試。

交換背板的性能指標(biāo)為：具有8個(gè)輸入/輸出功能的端口；每個(gè)端口的串行數(shù)據(jù)傳輸速率為1.25Gbps，通過(guò)8×8的交換開關(guān)，整個(gè)背板的累計(jì)交換速率達(dá)到10Gbps（8×1.25Gbps）；在背板上交換的為定長(zhǎng)包（信元）；數(shù)據(jù)包的傳輸包括單播和組播兩種方式。系統(tǒng)工作在同步方式，工作頻率為125MHz。

測(cè)試系統(tǒng)包括交換卡、線路卡、控制卡和背板。交換卡的功能是實(shí)現(xiàn)調(diào)度算法并根據(jù)調(diào)度結(jié)果進(jìn)行數(shù)據(jù)連接配置；線路卡配合交換卡完成調(diào)度，實(shí)現(xiàn)系統(tǒng)的交換功能，并要根據(jù)調(diào)度結(jié)果進(jìn)行數(shù)據(jù)傳輸以檢驗(yàn)背板傳輸誤碼率；控制卡對(duì)系統(tǒng)進(jìn)行管理，產(chǎn)生控制信號(hào)及一些命令參數(shù)控制系統(tǒng)的運(yùn)行模式；背板是數(shù)據(jù)及信號(hào)傳輸?shù)拿浇?，它決定了系統(tǒng)的數(shù)據(jù)傳輸性能。

按照功能劃分，系統(tǒng)可以分為：調(diào)度模塊，傳輸模塊，時(shí)鐘模塊和控制模塊。以下分別介紹這幾個(gè)模塊的設(shè)計(jì)實(shí)現(xiàn)。

系統(tǒng)采用的調(diào)度算法是ESLIP算法，調(diào)度器在中央交換卡上實(shí)現(xiàn)，線路卡配合交換卡實(shí)現(xiàn)調(diào)度功能。每個(gè)線路卡上均存放一組隨機(jī)數(shù)，代表了每個(gè)時(shí)隙(time slot，信元傳輸周期)新到信元的信息，線路卡根據(jù)此信息和交換卡發(fā)來(lái)的調(diào)度結(jié)果決定下一時(shí)隙向交換卡發(fā)送的調(diào)度請(qǐng)求，交換卡收集各線路卡發(fā)來(lái)的調(diào)度請(qǐng)求，產(chǎn)生調(diào)度結(jié)果和交叉開關(guān)的配置信息。結(jié)構(gòu)如圖1所示：

在每個(gè)時(shí)隙結(jié)束，交換卡根據(jù)調(diào)度結(jié)果決定交叉開關(guān)的配置，線路卡根據(jù)調(diào)度結(jié)果決定發(fā)送和接收的數(shù)據(jù)。系統(tǒng)初始化時(shí)，各線路卡上的DSP將要發(fā)送的數(shù)據(jù)寫入SRAM中；傳輸開始后，發(fā)送模塊根據(jù)調(diào)度結(jié)果向發(fā)送存儲(chǔ)器發(fā)送數(shù)據(jù)，接收模塊也根據(jù)調(diào)度結(jié)果將數(shù)據(jù)寫入接收存儲(chǔ)器中，并行發(fā)送數(shù)據(jù)經(jīng)過(guò)千兆位收發(fā)器轉(zhuǎn)換為1.25Gbps的串行數(shù)據(jù)，通過(guò)背板→交叉開關(guān)→背板到達(dá)目的端口，再經(jīng)收發(fā)器的串/并轉(zhuǎn)換寫入接收存儲(chǔ)器中；當(dāng)線路卡上的接收存儲(chǔ)器寫滿后，不再接收數(shù)據(jù)，向DSP發(fā)中斷請(qǐng)求，DSP開始檢測(cè)誤碼。如圖2所示。

系統(tǒng)工作在同步方式，所有時(shí)鐘均由交換卡上的一個(gè)時(shí)鐘源產(chǎn)生分配到各個(gè)線路卡。

16MHz的晶振產(chǎn)生時(shí)鐘信號(hào)，經(jīng)鎖相環(huán)鎖定在125MHz，再通過(guò)1：8的時(shí)鐘驅(qū)動(dòng)器驅(qū)動(dòng)，經(jīng)背板傳送到各個(gè)線路卡。線路卡接收并驅(qū)動(dòng)調(diào)度模塊和控制模塊，以及作為千兆位收發(fā)器的參考時(shí)鐘。為保證和數(shù)據(jù)同步，接收模塊所用時(shí)鐘為收發(fā)器從串行接收數(shù)據(jù)恢復(fù)的時(shí)鐘。

控制卡控制系統(tǒng)的運(yùn)行模式。每次檢測(cè)開始時(shí)，控制卡發(fā)出系統(tǒng)復(fù)位信號(hào)，并向各線路卡發(fā)出命令及參數(shù)，用于控制數(shù)據(jù)類型及調(diào)度信息類型等。線路卡根據(jù)這些命令和參數(shù)進(jìn)行板內(nèi)的初始化，初始化結(jié)束后,控制卡發(fā)出啟動(dòng)信號(hào)，開始進(jìn)行數(shù)據(jù)傳輸。檢測(cè)到所有線路卡的接收存儲(chǔ)器寫滿后，一次傳輸結(jié)束，控制卡讀出各線路卡的誤碼率并開始新一輪的傳輸。系統(tǒng)工作流程如圖3所示：

在系統(tǒng)設(shè)計(jì)中，為了盡可能的提高系統(tǒng)性能，減少設(shè)計(jì)的復(fù)雜性，一方面，大量使用可編程邏輯芯片(FPGA和EPLD)，充分利用其內(nèi)部資源，盡可能的利用其仿真工具驗(yàn)證設(shè)計(jì)的正確性，簡(jiǎn)化設(shè)計(jì)并節(jié)約成本；另一方面，使用高性能的集成芯片，如AMCC公司生產(chǎn)的S2064千兆位收發(fā)器和S2016交叉開關(guān)等，保證設(shè)計(jì)的正確性和可靠性。而且，設(shè)計(jì)階段充分利用信號(hào)完整性仿真工具進(jìn)行模擬分析，尤其是高速信號(hào)，背板布線的設(shè)計(jì)、千兆位收發(fā)器的設(shè)計(jì)、接插件的選擇與設(shè)計(jì)等都經(jīng)過(guò)了充分的模擬與論證。這些工作為系統(tǒng)設(shè)計(jì)提供了充分的依據(jù)。

實(shí)際運(yùn)行和測(cè)試表明，系統(tǒng)正確的實(shí)現(xiàn)了調(diào)度算法，檢驗(yàn)了系統(tǒng)的交換性能；實(shí)現(xiàn)了單線1.25Gbps速率的高速數(shù)據(jù)傳輸和交換，誤碼率小于10e-14，檢驗(yàn)了信號(hào)在背板上的傳輸質(zhì)量。系統(tǒng)的交換性能和傳輸能力達(dá)到了Cisco 12008路由器的水平?！?/font>