所有這些干擾是怎么回事？

　　在使用數(shù)模轉(zhuǎn)換器 (DAC) 進(jìn)行設(shè)計(jì)時，您肯定希望輸出能夠從一個值向另一個值單調(diào)轉(zhuǎn)換，但實(shí)際電路并不總是以這種方式工作的。

　　在某些特定代碼范圍內(nèi)出現(xiàn)過沖與下沖(即干擾脈沖)也很平常。這些脈沖會以這兩種形式中的一種出現(xiàn)，如圖 1 所示。

　　圖1：DAC 干擾行為

　　圖 1a 是一種可產(chǎn)生兩個代碼轉(zhuǎn)換誤差區(qū)的干擾，在R-2R 高精度 DAC中很常見。圖 1b 是單波瓣干擾脈沖，在電阻串 DAC拓?fù)渲休^常見。干擾脈沖可通過能量測量進(jìn)行量化，單位常為每秒納伏 (nV-s)。

　　在討論 DAC 干擾源之前，我們必須先給“主要進(jìn)位轉(zhuǎn)換”這個術(shù)語下定義。主要進(jìn)位轉(zhuǎn)換是指因較低位 (LSB) 轉(zhuǎn)換而造成最高有效位 (MSB) 發(fā)生變化的單個代碼轉(zhuǎn)換。0111 到 1000 或 1000 到 0111 的二進(jìn)制代碼轉(zhuǎn)換就是主要進(jìn)位轉(zhuǎn)換的具體實(shí)例。可將其看作是大多數(shù)開關(guān)的反相。這也是干擾最常見的地方。

　　兩個需要注意的地方是多個開關(guān)同時觸發(fā)時的開關(guān)同步與開關(guān)電荷轉(zhuǎn)移。為了便于討論，我們需要看一下設(shè)計(jì)旨在依賴開關(guān)(可在代碼轉(zhuǎn)換過程中同步)的 R2R 電阻串 DAC，如圖 2 所示。

　　圖2：DAC 主要進(jìn)位轉(zhuǎn)換

　　我們都知道完美同步是不可能實(shí)現(xiàn)的。開關(guān)過程中的任何變化都會導(dǎo)致所有開關(guān)在短時間內(nèi)處于或高或低的切換狀態(tài)，造成 DAC 輸出誤差。恢復(fù)之后，開關(guān)電荷將在趨穩(wěn)之前創(chuàng)建一個反向波瓣。

　　因此，讓我們來看一下主要進(jìn)位轉(zhuǎn)換過程的三個階段以及 DAC 輸出響應(yīng)情況，如圖 3 所示。

　　圖3：轉(zhuǎn)換過程中的 DAC 輸出

　　1.代碼轉(zhuǎn)換前的 DAC 初始階段。我們看一下本例中代表二進(jìn)制代碼 011 的 3 個 MSB。

　　2.DAC 輸出進(jìn)入主要進(jìn)位轉(zhuǎn)換后，會導(dǎo)致所有 R-2R 開關(guān)短時間接地。

　　3.短期開關(guān)電荷注入之后，DAC 恢復(fù)，同時輸出開始趨穩(wěn)。

　　通過比較主要進(jìn)位轉(zhuǎn)換與非主要進(jìn)位轉(zhuǎn)換的輸出干擾(如圖 4 所示)可以證明， 開關(guān)同步是其主要原因。

　　X 軸標(biāo)度是 200ns/p，Y 軸標(biāo)度是 50mV/p。

　　圖4：R-2R DAC 輸出干擾

　　到目前為止，我們已經(jīng)了解了 R-2R DAC 架構(gòu)中的干擾現(xiàn)象，證明開關(guān)同步是產(chǎn)生干擾的主要原因。但當(dāng)我們了解電阻串 DAC 的干擾時發(fā)現(xiàn)事情并非完全如此。在設(shè)計(jì)上，它會接入電阻器串上的不同點(diǎn)來產(chǎn)生輸出電壓。在不進(jìn)行多重開關(guān)的情況下，不僅脈沖幅度比較小，而且主要由數(shù)字饋通控制。圖 5 是進(jìn)行相同主要進(jìn)位代碼轉(zhuǎn)換時，R-2R DAC 與電阻串 DAC 拓?fù)涞膶Ρ取?/p>

　　圖5：R-2R 與電阻串 DAC 的輸出干擾對比

　　理解干擾產(chǎn)生的原因有助于您確定設(shè)計(jì)方案是否能夠承受這類短暫脈沖。未來幾周內(nèi)我將介紹一些幫助降低干擾的方法。

　　如欲了解有關(guān)電阻串及 R2R DAC 的更多詳情，敬請?jiān)谶@里查看模擬線路上DAC 基礎(chǔ)知識系列以前發(fā)布的這類博客文章。