全數(shù)字調(diào)制插值濾波

信息若以無(wú)線方式傳輸，必須經(jīng)過(guò)調(diào)制解調(diào)。傳統(tǒng)的調(diào)制方式包括模擬調(diào)制和數(shù)字調(diào)制。模擬調(diào)制中的基帶信號(hào)和載波都是模擬信號(hào)；而數(shù)字調(diào)制的基帶信號(hào)則為數(shù)字信號(hào)，載波仍然是模擬載波。隨著數(shù)字技術(shù)的發(fā)展，近年來(lái)出現(xiàn)了基于直接數(shù)字頻率合成技術(shù)的新的“全數(shù)字”調(diào)制技術(shù)。之所以稱為“全數(shù)字”，是因?yàn)槠浠鶐盘?hào)和載波全部都是時(shí)間離散的信號(hào)，完成調(diào)制的器件也是數(shù)字器件。

直接數(shù)字式頻率合成器（Direct Digital Frequency Synthesis簡(jiǎn)稱DDS或DDFS)是近年來(lái)發(fā)展起來(lái)的一種新的頻率合成技術(shù)。它的主要優(yōu)點(diǎn)是：相對(duì)帶寬很寬、頻率轉(zhuǎn)換時(shí)間極短(可小于20ns）、頻率分辨率很高(典型值為0.001Hz)、全數(shù)字化結(jié)構(gòu)便于集成、輸出相位連續(xù)、頻率、相位和幅度均可實(shí)現(xiàn)程控。因此，能夠與計(jì)算機(jī)緊密結(jié)合在一起，靈活地實(shí)現(xiàn)多種通信調(diào)制方式。

典型的DDS由相位累加器、ROM波形存儲(chǔ)表、D/A變換器和低通濾波器組成。相位累加器由N位加法器與N位累加寄存器級(jí)聯(lián)構(gòu)成。ROM中存有一個(gè)周期的正弦或余弦函數(shù)的幅度值。相位累加器在參考時(shí)鐘的作用下，將頻率控制數(shù)據(jù)fr進(jìn)行線性相位累加，當(dāng)相位累加器累積滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作，這個(gè)周期就是DDS合成信號(hào)的一個(gè)頻率周期，累加器的溢出頻率就是DDS輸出的信號(hào)頻率。

對(duì)于計(jì)數(shù)容量為2N的相位累加器和具有M個(gè)相位取樣的正弦波波形存儲(chǔ)器，若頻率控制字fr- K，則DDS系統(tǒng)輸出信號(hào)的頻率為，而頻率分辨率為。

基于DDS技術(shù)的調(diào)制器，一般還具有頻率寄存器、相位寄存器、調(diào)幅寄存器等單元。這些單元結(jié)合DDS中的基本單元可以非常方便地實(shí)現(xiàn)各種調(diào)制方式。目前，市場(chǎng)上已經(jīng)有很多種基于DDS技術(shù)的通信調(diào)制器產(chǎn)品，例如：AD公司的AD7008DDS芯片。

對(duì)于基帶信號(hào)，其帶寬一般較窄，因此在很多應(yīng)用場(chǎng)合中都是根據(jù)Nyquist采樣定理，再結(jié)合工程實(shí)際，采用2.5～4倍的基帶信號(hào)最高頻率進(jìn)行采樣，其采樣率記為。而作為載波的DDS輸出波形，其頻率相對(duì)較高，系統(tǒng)時(shí)鐘頻率更高。系統(tǒng)時(shí)鐘頻率即是載波的采樣率，因此，一般有。如果用基帶信號(hào)對(duì)載波進(jìn)行正交調(diào)制，即是數(shù)字信號(hào)的相乘，要求基帶和載波應(yīng)具有相同的數(shù)據(jù)速率。所以，在進(jìn)行正交調(diào)制之前必須對(duì)基帶數(shù)字信號(hào)進(jìn)行插值濾波，提高其數(shù)據(jù)速率。

提高基帶信號(hào)的數(shù)據(jù)速率有兩種途徑：一種是簡(jiǎn)單的數(shù)據(jù)保持方法；另一種是嚴(yán)格的插值濾波法。

簡(jiǎn)單的數(shù)據(jù)保持法是將序列的每一個(gè)采樣點(diǎn)做簡(jiǎn)單的保持(或重復(fù)采樣)直到的下一個(gè)采樣點(diǎn)到來(lái)。這種近似的處理辦法相當(dāng)簡(jiǎn)單，只需一組寄存器即可實(shí)現(xiàn)，但在實(shí)現(xiàn)模擬調(diào)制時(shí)會(huì)帶來(lái)誤差。對(duì)于模擬調(diào)制，如果僅僅采用保持的辦法來(lái)實(shí)現(xiàn)數(shù)據(jù)速率的提高，則會(huì)出現(xiàn)許多鏡像分量。以基帶信號(hào)采樣率，DDS系統(tǒng)時(shí)鐘頻率，將頻率為1.5KHz的正弦信號(hào)按DSB方式調(diào)制到20KHz，可得圖1。

圖1(a)為理想輸出信號(hào)的頻譜圖，圖1(b)為簡(jiǎn)單保持法實(shí)際輸出信號(hào)的頻譜圖。由圖1(b)可見(jiàn)，其中幅值最大的為第一鏡像分量，只比所需的理想信號(hào)低約17dB。所有的的鏡像分量都是無(wú)用信號(hào)，會(huì)對(duì)有用信號(hào)造成干擾。所以，保持插值法實(shí)現(xiàn)起來(lái)雖然簡(jiǎn)單，但效果不佳，只適合于數(shù)字調(diào)制方式或基帶信號(hào)帶寬很窄、對(duì)信號(hào)精度要求不高的場(chǎng)合。

嚴(yán)格的插值濾波是先經(jīng)過(guò)零值內(nèi)插，然后再濾波得到。待插值序列記為，插值之后的序列記為，內(nèi)插因子記為I，則有：

設(shè)零值內(nèi)插后得到序列為。經(jīng)過(guò)低通濾波變成。、、及其頻譜示于圖2中。

其中；

可見(jiàn)和的頻譜是相同的，只不過(guò)是以為周期，而則是以為周期罷了。要想從得到，只需將通過(guò)以為通帶邊緣頻率的低通濾波器即可。該低通濾波器可用FIR線形相位濾波器實(shí)現(xiàn)。按照網(wǎng)絡(luò)易位定理，可將FIR濾波器中的乘法運(yùn)算移到低采樣率一側(cè)以減小計(jì)算工作量，得到其等效的高效結(jié)構(gòu)，如圖3。

當(dāng)插值比I較大時(shí)，直接把采樣率工作一次完成，從計(jì)算工作量和存儲(chǔ)量來(lái)說(shuō)，都不如經(jīng)過(guò)兩次或兩次以上轉(zhuǎn)換來(lái)得經(jīng)濟(jì)。因?yàn)槿绻O(shè)計(jì)的是FIR最佳等波紋濾波器，則濾波器階數(shù)既受通帶和阻帶容限的影響，又受過(guò)度帶寬和采樣率的影響。過(guò)度帶寬過(guò)小，決定了濾波器的階數(shù)將很高，最終引起計(jì)算量很大。而單級(jí)實(shí)現(xiàn)遇到的正是過(guò)度帶寬過(guò)小的問(wèn)題。如果采用多級(jí)實(shí)現(xiàn)，每一級(jí)的過(guò)度帶寬變大，濾波器階數(shù)減小，最終計(jì)算量反而比單級(jí)實(shí)現(xiàn)更小。

插值濾波器中經(jīng)常用到一種稱為CIC的濾波器（Cascade Integrator-comb Filter 級(jí)聯(lián)梳狀濾波器）。CIC濾波器可以用來(lái)實(shí)現(xiàn)抽取器和內(nèi)插器，它具有結(jié)構(gòu)簡(jiǎn)單、規(guī)整，需要的存儲(chǔ)量小的優(yōu)點(diǎn)。由于它不需要乘法器，加之濾波器的所有系數(shù)均為1，而且利用積分環(huán)節(jié)減少了中間過(guò)程的存儲(chǔ)量，因此常常用在高速采樣(高速采樣使得乘法器個(gè)數(shù)太多)和插值比很大(插值比大使得FIR濾波器的階數(shù)過(guò)高，要存的系數(shù)太多)的場(chǎng)合。

CIC濾波器可以用DSP或現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)來(lái)實(shí)現(xiàn)。但是DSP實(shí)現(xiàn)高速插值濾波有困難，而FPGA具有設(shè)計(jì)簡(jiǎn)單、技術(shù)成熟、設(shè)計(jì)周期短以及VHDL語(yǔ)言中濾波器參數(shù)N、M、R修改容易等優(yōu)點(diǎn)。加之CIC濾波器具有不需要乘法器、寄存器個(gè)數(shù)要求較多的特點(diǎn)，正好符合FPGA的適用范圍。

在基于DDS技術(shù)的調(diào)制芯片產(chǎn)品中，已經(jīng)出現(xiàn)了集DDS和插值濾波器于一體的調(diào)制器。例如：AD公司的AD9856正交數(shù)字上變頻器、AD9853可編程數(shù)字QPSK/16—QAM調(diào)制器等以及Intersil公司的HSP50215數(shù)字上變頻器等產(chǎn)品。下面僅對(duì)AD9853可編程數(shù)字QPSK/16—QAM調(diào)制器做一簡(jiǎn)要介紹。

AD9853調(diào)制器中實(shí)現(xiàn)插值濾波和調(diào)制功能的有關(guān)模塊結(jié)構(gòu)如圖4所示：

I、Q支路中各有一個(gè)有41個(gè)抽頭的線性相位FIR濾波器，主要完成脈沖成形功能，以減小碼間干擾。濾波器的系數(shù)可編程，以實(shí)現(xiàn)任意的線性相位響應(yīng)特征。信號(hào)通過(guò)該濾波器后，符號(hào)速率提高4倍。AD9853中I、Q支路各有兩級(jí)可編程CIC內(nèi)插濾波器。第一級(jí)內(nèi)插濾波器的內(nèi)插比從3到31；第二級(jí)內(nèi)插濾波器的內(nèi)插比從2到63。CIC濾波器的傳遞函數(shù)為：

其中，N為梳狀濾波器的級(jí)數(shù)，R為速率變換比，M為每級(jí)梳狀濾波器的延遲周期數(shù)。對(duì)于AD9853，N和M為固定值，分別為4和1；R可編程，以實(shí)現(xiàn)不同的內(nèi)插比。

CIC濾波器具有低通濾波特性，可將由FIR濾波器4倍內(nèi)插后帶來(lái)的周期性延拓的部分頻譜濾掉。但由于CIC濾波器的頻率響應(yīng)在基帶信號(hào)頻段部分并非完全平坦，因此會(huì)給基帶信號(hào)帶來(lái)失真?；鶐盘?hào)帶寬越寬，這種誤差越大。但是因?yàn)镃IC濾波器的頻率響應(yīng)可以預(yù)測(cè)，故AD9853在FIR濾波器中通過(guò)增加預(yù)失真來(lái)彌補(bǔ)CIC濾波器的幅頻失真。

AD9853中實(shí)現(xiàn)內(nèi)插功能的有3級(jí)濾波器：FIR濾波器以及兩級(jí)CIC濾波器。由這3級(jí)濾波器可以實(shí)現(xiàn)從最小內(nèi)插比為24(=4*3*2)到最大內(nèi)插比為7812(=4*31*62)的內(nèi)插濾波。

經(jīng)過(guò)內(nèi)插濾波之后的信號(hào)，其數(shù)據(jù)速率已經(jīng)達(dá)到了DDS的時(shí)鐘速率。該信號(hào)再與DDS輸出的正交載波相乘再相加得以實(shí)現(xiàn)調(diào)制。實(shí)際上，AD9853中還帶有編、解碼器，可以實(shí)現(xiàn)FSK、QPSK、DQPSK、16-QAM、D16-QAM等多種調(diào)制樣式。

目前，市場(chǎng)上已經(jīng)出現(xiàn)了很多基于DDS技術(shù)的通信調(diào)制器產(chǎn)品，為通信工程中調(diào)制解調(diào)部分的設(shè)計(jì)和實(shí)現(xiàn)提供了極大的方便和廣闊的選擇范圍。充分了解其中的技術(shù)構(gòu)成，有助于電信工程師們選擇和開(kāi)發(fā)適合于其設(shè)計(jì)任務(wù)的芯片產(chǎn)品，以高效便捷地實(shí)現(xiàn)各種調(diào)制解調(diào)?！?/font>