基于DSP+FPGA的高速數(shù)字信號處理平臺(tái)

2004年10月B版

摘　要:本文介紹了一種高速數(shù)字信號處理平臺(tái)的實(shí)現(xiàn)方案，主要是基于FPGA+DSP的結(jié)構(gòu)來實(shí)現(xiàn)高速數(shù)字信號處理。該方案采用先進(jìn)的FPGA和DSP芯片，借鑒了軟件無線電的思想，通過DSP芯片對FPGA芯片的動(dòng)態(tài)配置來實(shí)現(xiàn)具有通用性、可擴(kuò)充性的硬件平臺(tái)，并對其硬件結(jié)構(gòu)和軟件工作流程進(jìn)行了闡述。
關(guān)鍵詞: 軟件無線電；動(dòng)態(tài)配置；FPGA；DSP
引言
隨著科學(xué)技術(shù)的快速發(fā)展，人們對信息的需求越來越大，對信息的處理速度也越來越快。信號處理理論與技術(shù)的飛速發(fā)展直接導(dǎo)致A/D、D/A、FPGA及DSP等電子集成產(chǎn)品的高速發(fā)展與更新，使許多復(fù)雜、高速的信號處理運(yùn)算的實(shí)現(xiàn)成為可能。數(shù)字信號處理技術(shù)已在通信、信息、電子、自動(dòng)控制、航天及軍事等領(lǐng)域中得到廣泛應(yīng)用。
以現(xiàn)代通信理論為基礎(chǔ)，以數(shù)字信號處理為核心的軟件無線電技術(shù)是近幾年通信與電子領(lǐng)域最引人注目的話題。軟件無線電技術(shù)突破了以功能單一、可擴(kuò)充性差的硬件為核心的設(shè)計(jì)局限性，強(qiáng)調(diào)以開放性、擴(kuò)充性和軟件編程硬件為通用平臺(tái)，利用系統(tǒng)可升級、可重復(fù)配置來實(shí)現(xiàn)多功能的設(shè)計(jì)。動(dòng)態(tài)配置技術(shù)為同一硬件平臺(tái)上實(shí)現(xiàn)不同的功能需求、不同的工作模式提供了可能。
本文介紹一種高速數(shù)字信號處理平臺(tái)的實(shí)現(xiàn)方案，該方案借鑒了軟件無線電的思想，通過FPGA和DSP芯片來構(gòu)造一個(gè)具有通用性、可擴(kuò)充性、靈活的多功能高速數(shù)字信號處理平臺(tái)。該平臺(tái)通過動(dòng)態(tài)配置可以進(jìn)行多模式工作,能夠應(yīng)用在無線接收、衛(wèi)星接收、圖象處理和信號分析等多個(gè)領(lǐng)域。

總體硬件框架
圖1為本文要介紹的高速數(shù)字信號處理平臺(tái)的硬件框圖，主要包括五個(gè)功能塊：高速A/D及D/A變換、超大規(guī)模FPGA芯片、高速DSP芯片、程序與數(shù)據(jù)存儲(chǔ)器、FPGA完成的接口模塊。其中超大規(guī)模FPGA芯片和高速的DSP芯片是系統(tǒng)的核心，用來完成高速數(shù)字信號處理算法。下面就如圖所示的各部分作介紹。

高速A/D及D/A變換
高速的數(shù)字信號處理需要A/D器件具有較高的采樣速率和工作帶寬，同時(shí)為適應(yīng)復(fù)雜的電磁環(huán)境和特殊的系統(tǒng)要求，器件還應(yīng)具有較大的信噪比動(dòng)態(tài)范圍。這就要求A/D器件同時(shí)具有高的采樣速率和大的比特分辨數(shù)，因?yàn)檫@兩項(xiàng)性能指標(biāo)直接影響輸出信號的信噪比動(dòng)態(tài)范圍，三者的關(guān)系如下式：

式中：SNR為輸出信號的信噪比；B為比特分辨數(shù)，即A/D的轉(zhuǎn)換位數(shù)；為采樣速率；輸入模擬信號的最高頻率。本文介紹的高速數(shù)字信號處理平臺(tái)的A/D轉(zhuǎn)換器采用AD9235芯片，轉(zhuǎn)換位數(shù)為12比特，采樣率最高可達(dá)65MSPS；D/A轉(zhuǎn)換器采用AD9765芯片，輸入數(shù)據(jù)率可達(dá)125MSPS，轉(zhuǎn)換位數(shù)為12比特。

高速DSP芯片
本文設(shè)計(jì)的高速數(shù)字信號處理平臺(tái)中采用的DSP芯片為——TI公司的TMS320C6203B芯片，由于TMS320C6000系列芯片的開發(fā)環(huán)境比較完善，特別是C語言的編譯可以達(dá)到很高效率，因此對縮短軟件開發(fā)周期很有利；同時(shí)TMS320C6000系列芯片速度高，可以應(yīng)付復(fù)雜的數(shù)字信號處理技術(shù)。TMS320C6203B芯片的核電壓為1.5V，采用的I/O電壓為3.3V，需要雙電壓供電。設(shè)計(jì)中采用的供電芯片為TI公司的TPS70348芯片，該芯片5V輸入，1.5V和3.3V雙電壓輸出，專為DSP和FPGA等需求設(shè)計(jì)。供電的示意圖如圖2所示。

超大規(guī)模FPGA芯片
本文設(shè)計(jì)高速數(shù)字信號處理平臺(tái)的FPGA芯片均采用ALTERA公司APEX系列。其中用于完成數(shù)字信號處理算法的芯片為EP20K400E，由它完成DSP芯片前端高速、復(fù)雜的數(shù)字信號處理。ALTERA公司的EP20KE系列芯片核電壓為1.8V，采用的I/O電壓為3.3V，也需要雙電壓供電。設(shè)計(jì)中采用的供電芯片為TI公司的TPS70351芯片，該芯片5V輸入，1.8V和3.3V雙電壓輸出，專為DSP和FPGA等需求設(shè)計(jì)。供電的示意圖與圖2相似，只是核電壓不同。由超大規(guī)模FPGA芯片和高速的DSP芯片組成系統(tǒng)的核心，是為了發(fā)揮兩者的優(yōu)勢。FPGA芯片與DSP芯片相比，由于其結(jié)構(gòu)上的優(yōu)勢，F(xiàn)PGA芯片更適合完成并行處理、重復(fù)性強(qiáng)、速度要求高的數(shù)字信號處理運(yùn)算；而DSP芯片更適合完成串行順序處理。兩者比較如表1所示。

接口FPGA及FLASH模塊
接口FPGA芯片采用EP20K100E，由它完成高速數(shù)字信號處理平臺(tái)與計(jì)算機(jī)或其它主控設(shè)備的連接。該芯片的核電壓為1.8V，采用的I/O電壓為3.3V，采用的供電芯片也為TI公司的TPS70351芯片。
程序與數(shù)據(jù)存儲(chǔ)器FLASH采用Intel公司的E28F320，其存儲(chǔ)容量為32Mbit。由DSP的供電芯片TPS70348為其一起供電，TPS70348芯片的復(fù)位信號/RESET為FLASH和DSP的共同復(fù)位信號。

動(dòng)態(tài)配置技術(shù)
由DSP+FPGA芯片及總線的結(jié)構(gòu)組成高速數(shù)字信號處理平臺(tái)，可以充分發(fā)揮軟件的重要作用。該平臺(tái)可以通過DSP的控制，發(fā)揮FPGA芯片的動(dòng)態(tài)配置技術(shù)，實(shí)現(xiàn)了硬件資源動(dòng)態(tài)分配。在同一個(gè)硬件平臺(tái)上，通過動(dòng)態(tài)地調(diào)用不同的軟件程序，來實(shí)現(xiàn)多功能、多模式工作。由于采用了動(dòng)態(tài)配置技術(shù)，該平臺(tái)還具有一定的開放性和可擴(kuò)展性，可以很好地滿足設(shè)計(jì)的完善、功能的擴(kuò)充及程序的更改。

系統(tǒng)的軟件設(shè)計(jì)流程
本文設(shè)計(jì)的平臺(tái)通過動(dòng)態(tài)配置可以進(jìn)行多模式工作,能夠應(yīng)用在無線接收、衛(wèi)星接收、圖像處理和信號分析等多個(gè)領(lǐng)域。進(jìn)行多模式工作時(shí)，受計(jì)算機(jī)或主控設(shè)備的控制，由接口完成命令的傳輸，DSP芯片完成命令的執(zhí)行。加電復(fù)位后，DSP和FLASH芯片完成初始化，DSP通過初始程序?qū)PGA芯片進(jìn)行配置，系統(tǒng)開始進(jìn)行數(shù)據(jù)的收發(fā)，并送往計(jì)算機(jī)或主控設(shè)備。當(dāng)計(jì)算機(jī)或主控設(shè)備需要更改工作模式時(shí)，將變換工作模式的命令送DSP芯片，DSP芯片接收到該命令后，通過預(yù)置在FLASH的程序?qū)PGA芯片進(jìn)行重新配置，并轉(zhuǎn)換工作模式，系統(tǒng)重新開始數(shù)據(jù)的收發(fā)。其軟件流程如圖3所示。

結(jié)語
本文介紹一種高速數(shù)字信號處理平臺(tái)的實(shí)現(xiàn)方案，借鑒了軟件無線電技術(shù)，通過FPGA和DSP芯片來構(gòu)造一個(gè)具有通用、可擴(kuò)充、靈活的多功能高速數(shù)字信號處理平臺(tái)。該平臺(tái)可以在軟定義無線電結(jié)構(gòu)、圖象處理和信號分析等多個(gè)領(lǐng)域進(jìn)行應(yīng)用?！?/p>

參考文獻(xiàn)：
1.David B.‘Performance of an IF Sampling ADC in Receiver Applications. International IC -China-Conference Proceedings’,2001.
2.Cummings M, Haruyama.‘FPGA in the software radio’，‘IEEE Communications Magazine’, 1999,37(2)
3.楊小牛等. ‘軟件無線電原理與應(yīng)用’，北京,電子工業(yè)出版社，2001.
4.徐以濤，沈良，王金龍.‘FPGA技術(shù)在軟件無線電中的應(yīng)用’，電信科學(xué)，2001,17(11).
5.張雄偉，曹鐵勇.‘DSP芯片的原理與開發(fā)應(yīng)用’，北京,電子工業(yè)出版社，2000.