測試測量與醫(yī)學(xué)成像領(lǐng)域的模擬技術(shù)趨勢

2005年2月A

    架構(gòu)領(lǐng)域的系統(tǒng)集成及發(fā)展是未來電子市場成功的關(guān)鍵。實(shí)現(xiàn)成功的主要目標(biāo)包括：使產(chǎn)品外型更小、功能更多、功耗更低，并且成本也更低。未來的集成解決方案將以當(dāng)今的分離式解決方案為開發(fā)基礎(chǔ)。制造商利用工藝技術(shù)推動市場發(fā)展，向市場提供集成度更高的產(chǎn)品，在縮小尺寸、降低功耗及成本、提高可靠性的同時提高性能。
成功的路上充滿挑戰(zhàn)，特別是在測試測量與醫(yī)學(xué)成像應(yīng)用領(lǐng)域尤其如此。上述領(lǐng)域涉及高精尖技術(shù)，因此要求采用速度最快、分辨率最高的電子技術(shù)，才能設(shè)計出獨(dú)樹一幟的未來產(chǎn)品。數(shù)字電子技術(shù)的發(fā)展正在推動相關(guān)領(lǐng)域的進(jìn)步，而模擬電子技術(shù)也同樣重要。
    在測試測量與醫(yī)學(xué)成像應(yīng)用領(lǐng)域，數(shù)字電子技術(shù)通常在軟件和／或固件控制下執(zhí)行多種復(fù)雜功能。
    現(xiàn)實(shí)世界的信號（如聲和光等）是持續(xù)的，我們需采用模擬信號處理技術(shù)來應(yīng)對" 真實(shí)"的環(huán)境。用模擬電子技術(shù)通過感應(yīng)器進(jìn)行信號采樣并帶動傳感器。
    我們可將數(shù)模轉(zhuǎn)換器 (DAC) 與模數(shù)轉(zhuǎn)換器 (ADC) 等混合信號產(chǎn)品用于實(shí)現(xiàn)模擬和數(shù)字之間的連接。盡管這些器件搭建了數(shù)字與模擬間的橋梁，但我們?nèi)詫⑵湟暈槟M元件。
本文將給出測試測量與醫(yī)學(xué)成像應(yīng)用領(lǐng)域的實(shí)例，并討論未來的發(fā)展趨勢。

醫(yī)學(xué)成像：超聲
    圖 1 給出了超聲通道的結(jié)構(gòu)圖。通常來說，接收機(jī)與發(fā)送器共用同一變送器。發(fā)送器將向變送器發(fā)送高振幅脈沖。這時將開關(guān)設(shè)置為接收機(jī)輸入，以便檢測回聲或從病人處反  回信號。
    我們提供鉗位，以確保接收通道不因發(fā)送器的高幅度信號而飽和。低噪聲放大器(LNA) 用于放大返回信號，并設(shè)置接收機(jī)的噪聲系數(shù)。
    隨著信號深入人體組織，它會逐漸減弱，而返回信號則隨著時間的流逝而要求更高的增益，以保持可接受的 ADC 水平。因此，LNA 隨后還要加上時間增益放大器，該放大器編程后可補(bǔ)償信號的衰減。
    信號的帶寬受低通濾波器 (LPF) 限制，能夠降低通道內(nèi)噪聲，并達(dá)到防止信號混淆的目的。由于大多數(shù)高速的高精度 ADC 都使用差分輸入，因此需將信號從單端 (SE) 轉(zhuǎn)換為差分(Diff)。信號隨后轉(zhuǎn)換為數(shù)字形式，在數(shù)字域進(jìn)行進(jìn)一步處理。
在超聲中形成的波束使用多個通道來構(gòu)成圖像。高性能系統(tǒng)中使用的通道超過 128個。新一代系統(tǒng)的通道數(shù)量還將繼續(xù)增加，達(dá)到 1024 個。
圖1  超聲接收機(jī)結(jié)構(gòu)圖

超聲的未來趨勢
    為了降低超聲設(shè)備的成本并提高性能，我們應(yīng)當(dāng)對其功能進(jìn)行集成。通常集成的第一步就是將多種部件集成在一個封裝中，并借助先進(jìn)的架構(gòu)進(jìn)行性能提升。因此，多通道系統(tǒng)不是用單個部件就可以實(shí)現(xiàn)的，而是通過多種部件的集成來實(shí)現(xiàn)，它們可使尺寸更小、功耗及成本更低、可靠性更高。
    以TI的VCA2611/6(圖2)與ADS5271(圖3)為例，將多個放大器與 ADC 封裝在一起。這些元件可用于實(shí)施以上所示大多數(shù)模擬信號的調(diào)節(jié)工作。
    VCA2611／6 包含兩個低噪聲前置放大器 (LNP) 以及低噪聲可變增益放大器 (VGA)。VCA2611 是 VCA2616 的升級版本，其輸入處可處理 －2.0V 負(fù)向輸入峰值，在低噪聲前置放大器之前實(shí)現(xiàn)較慢的廉價輸入鉗位二極管 (VCA2616 只能處理 -0.3V 的峰值)。在某些設(shè)計中，我們甚至不需要輸入鉗位。
    VCA2611／6 集成了有源終端 (AT) 作為其架構(gòu)的一部分。通過有源終端可實(shí)現(xiàn)低輸入阻抗，與傳統(tǒng)的分路終端 (shunt termination) 相比，改善了 4.6dB 的噪聲指數(shù)。我們也可改變終結(jié)值以適應(yīng)不同的信號源。有源終端結(jié)合最大增益選擇 (MGS) 可為我們實(shí)現(xiàn)最佳的噪聲性能。
    低噪聲前置放大器具備差分輸入與輸出功能，可設(shè)置實(shí)現(xiàn) 5dB、17dB、22dB 或25dB 的增益。低噪聲前置放大器的輸出可用于外部信號處理，如低通濾波。
    可變增益通過模擬電壓進(jìn)行控制，其增益可在 0dB 到最大增益選擇寄存器設(shè)置的增益值之間變動。用戶能夠?qū)勺冊鲆孢M(jìn)行編程，使動態(tài)范圍最優(yōu)化。VCA 輸入可從低噪聲前置放大器轉(zhuǎn)換到外接電路，以適應(yīng)不同的應(yīng)用。將低噪聲、增益以及增益范圍的可編程性相結(jié)合，能夠使 VCA2611／6 在許多應(yīng)用中都成為一種功能豐富的構(gòu)建塊，因?yàn)閷τ谶@些應(yīng)用來說噪聲特性至關(guān)重要。
    未來的 VCA2611／6 系列產(chǎn)品將實(shí)現(xiàn)更高的性能與功能，從而推動所用元件數(shù)量的減少。

圖2  VCA2611/6 功能結(jié)構(gòu)圖（二選一通道）
    ADS5271 是一款高性能、12 位、50MSPS 的 8 通道并行模數(shù)轉(zhuǎn)換器 (ADC)。ADS5271 在 20MHz 上具備 70.5dBFS（典型）的 SNR 以及 82dBc（典型）的SFDR。
3.3V CMOS 技術(shù)實(shí)現(xiàn)了非常低的功耗，僅為 957mW，這為實(shí)現(xiàn)最高的系統(tǒng)集成密度留有余地。串行 LVDS（低電壓差動信令）輸出減少了接口線路數(shù)量，減小了封裝尺寸，從而進(jìn)一步提高了密度。
    ADS5271 可由內(nèi)部或外部參照驅(qū)動，不過通過內(nèi)部參照模式才能實(shí)現(xiàn)最佳性能與最簡系統(tǒng)設(shè)計。該器件采用節(jié)約面積的散熱增強(qiáng)型 PowerPAD、TQFP-80 封裝。
由于 ADS5271 中的通道數(shù)量已經(jīng)很高，因此該系列的未來產(chǎn)品將致力于提高采樣率。這將通過過采樣減少模擬濾波要求。

圖3  ADS5271 功能結(jié)構(gòu)圖

測試測量：引腳電子技術(shù)
    我們將自動測試測量 (ATM) 設(shè)備用于測試通信系統(tǒng)、計算機(jī)、工業(yè)系統(tǒng)以及許多其他最終應(yīng)用中使用的半導(dǎo)體器件。接受測試的器件包括模擬、數(shù)字、混合信號、邏輯以及存儲器等。為了對這些器件進(jìn)行測試，我們應(yīng)生成信號，激活被測試器件(DUT) 并測量響應(yīng)。用于此目的的電子技術(shù)一般稱作“引腳電子技術(shù)”，而且通常包括以下功能：
以任意電平將格式化數(shù)字模型驅(qū)動到 DUT；
從 DUT 讀取數(shù)字模型，并以任意閾值水平獲取定時測量結(jié)果；
動態(tài)設(shè)置 DUT 輸出端口的負(fù)載條件；
強(qiáng)制電壓并測量電流，以及強(qiáng)制電流，測量電壓。

我們通過以下組件來實(shí)現(xiàn)上述功能，圖 4 所示為功能結(jié)構(gòu)圖。
DAC
數(shù)模轉(zhuǎn)換器 (DAC) 生成模擬信號，其用于驅(qū)動被測試器件，并用于實(shí)現(xiàn)各種功能，如設(shè)置窗口比較器、PMU 以及有源負(fù)載水平等。12 位或 13 位的分辯率較常見，而未來產(chǎn)品則要求 16 位乃至更高的分辯率。由于可編程信號和電平數(shù)量較多，因此我們需要大量 DAC 來實(shí)現(xiàn)完整的測試解決方案。
驅(qū)動器
為了實(shí)現(xiàn)正確測試某些器件所需的電平，需要一個驅(qū)動器放大器。驅(qū)動器放大器必須能夠提供相關(guān)電壓并具備 DUT 所要求的輸出驅(qū)動功能。驅(qū)動器輸出必須為三態(tài)輸出，這樣它才不會干擾從 DUT 返回的信號的測量。
窗口比較器
窗口比較器用于測試是否成功通過。測試存儲器就是一個很好的使用實(shí)例，這時將數(shù)據(jù)模式寫入 DUT 并被讀出。
參數(shù)測量單元
參數(shù)測量單元可提供強(qiáng)制電壓、強(qiáng)制電流以及測量電壓與電流測量等功能。它可用于持續(xù)性測試，進(jìn)行電壓、輸入電流以及漏電流測量。功能組合如下：
強(qiáng)制電壓／測量電流 (FVMI)；
強(qiáng)制電流／測量電壓 (FIMV)；
強(qiáng)制電壓／測量電壓 (FVMV)；
強(qiáng)制電流／測量電流 (FIMI)；
無強(qiáng)制／測量電壓 (FNMV)。
有源負(fù)載
有源負(fù)載可用于提供 DUT 負(fù)載。通過 DAC 輸入可對源極與汲極電流進(jìn)行編程。
溫度傳感器
我們還包括了可提供溫度信息的溫度傳感器。
圖4  引腳電子技術(shù)功能結(jié)構(gòu)圖

引腳電子技術(shù)的未來趨勢
    到目前為止，引腳電子技術(shù)執(zhí)行功能時需要彼此差異很大的技術(shù)--一種技術(shù)用于高速電路，而另一種技術(shù)則用于高精度直流 (DC) 電路，而且我們還要求采用不同的技術(shù)處理混合信號（如 DAC）功能。
    盡管某些功能已經(jīng)集成到了一起，而且目前也已經(jīng)提供，但大多數(shù)解決方案都要求兩到三顆芯片才能完全實(shí)現(xiàn)測試頭。為了降低成本、提高功能引腳功能，并增加相同測試頭數(shù)量下的引腳數(shù)量，我們應(yīng)當(dāng)進(jìn)行功能集成，外部組件必須最小化，而且還應(yīng)充分挖掘有關(guān)架構(gòu)方面的改進(jìn)。圖 5 顯示了我們所建議的一種引腳電子技術(shù)器件，其在同一芯片上集成了上述所有功能。
    未來，這種芯片將用于減小測試解決方案的尺寸和成本，而這也將相應(yīng)降低被測試器件的制造成本，此外，由于復(fù)雜性降低，這順便也實(shí)現(xiàn)了提高可靠性的優(yōu)勢。

 圖5  集成的引腳電子技術(shù)

工藝技術(shù)實(shí)現(xiàn)了更高的集成度
    有四種制造工藝可實(shí)現(xiàn)測試測量與醫(yī)學(xué)成像領(lǐng)域更高的集成度，它們是：CBC-10、C05、BiCom II 以及 BiCom III。
CBC-10
    TI 采用 CBC-10 工藝制造 VCA2611／6，這是一種 10V 互補(bǔ)雙極晶體管模擬工藝，具備用于數(shù)字功能的 CMOS。
    CBC 二極晶體管的特征尺寸僅為 1 _m (drawn)，CMOS 電路的密度為 0.8 _m，是一種領(lǐng)先的工藝，為 NPN 以及 PNP 晶體管分別提供了 10GHz 和 7GHz 的截止頻率。它還具備 80V 的典型爾利電壓。此外，除了核心互補(bǔ)高速雙極器件之外，其還采用了模塊化方法來添加肖特基二極管、JFET 晶體管、高熱能無源器件以及亞微米 CMOS 作為可選模塊。
    該工藝實(shí)現(xiàn)了高質(zhì)量、低噪聲的 JFET 晶體管，其可實(shí)現(xiàn)出色的高阻抗輸入級。該工藝還具備可微調(diào)的薄膜電阻器以及高精度電容器，實(shí)現(xiàn)最小的寄生效應(yīng)以及最佳的線性和跟蹤性能。高精度電阻器與電容器實(shí)現(xiàn)的線性為每伏特數(shù) ppm。舉例來說，高精度電容器的線性比可為 5 ppm／V，電壓系數(shù)為 10 至 50ppm／V。這就能夠?qū)崿F(xiàn)噪聲與失真性能方面的顯著提升。該工藝還為高密度 CMOS 電路提供了額外的隔離，提供了隔離構(gòu)建電路的分開場所 (separate tub)。這對混合信號設(shè)計而言是至關(guān)重要的，因?yàn)檫@能夠最小化串?dāng)_并改善精度，以及提高模擬電路的速度。這樣，我們就實(shí)現(xiàn)了更高的精確度、更高的增益以及更快速的模擬電路?？偠灾?，CBC-10 工藝實(shí)現(xiàn)了數(shù)字控制、粘接邏輯以及與微控制器與 DSP 相連的接口。除了能在