從ASIC 到PLD：半導體技術市場趨勢展望

根據Dataquest的統計數據，PLD是半導體行業(yè)中增長最快的細分市場，復合年度增長率(CAGR)達19.5%。這一數字是ASIC市場預計9%復合年度增長率的兩倍多。過去，可編程芯片在半導體行業(yè)中一直是很重要的外圍器件，由于其靈活性而被廣泛用于ASIC仿真、膠合邏輯，或者作為適應標準變化的一種解決方案。今天，在與ASIC和ASSP的市場份額競爭中，PLD取得了很大進步。目前，該技術正逐漸成為主要設計技術，而且業(yè)界也在普遍向可編程芯片轉移。作為重要的ASIC替代解決方案,PLD現在已成為大勢所趨。
促進這種發(fā)展的主要因素是FPGA技術的重大進展。FPGA器件的邏輯密度、性能和功能,都因為FPGA技術的發(fā)展而得到了極大的提高，同時器件成本也大大降低了。只要12美元,FPGA就可提供高達100萬門的器件密度，因此FPGA被用作范圍廣泛的電子系統的核心器件，此類系統包括路由器、基站直到手機和等離子顯示器。
一直以來,PLD都提供了許多ASIC無法提供的優(yōu)點，如設計靈活性、上市時間更短、以及在產品部署后仍然可以進行修改的能力。成本也始終是一個重要因素。PLD供應商還利用90nm工藝和300mm晶圓等先進工藝技術來獲得每晶圓更多裸片產量，提高器件邏輯密度以及提供更高的性能，同時極大降低成本。這些因素都進一步提高了PLD的水平并拓展了其應用范圍。
此外，目前的經濟環(huán)境也迫使越來越多的設計人員更為細致地考慮總體擁有成本。單位器件成本不再是惟一需要考慮的因素——更緊張的預算需要對成本進行更全面的考察。隨著深亞微米ASIC工藝的掩膜組成本接近百萬美元，設計人員被迫重新評估定制固定邏輯器件以及與其相伴的高昂NRE成本。企業(yè)變得更為精明——將NRE成本分攤到產品生命期內，非常明顯的事實是ASIC成本要遠遠高于簡單的單位器件價格。由于PLD沒有相應的掩膜或NRE成本，因此設計人員選擇FPGA可以獲得成本優(yōu)勢。
同時，ASSP市場的發(fā)展，也為FPGA參與競爭帶來了新的機會。ASSP市場的競爭非常激烈，不能及時滿足最終客戶的需要，將意味著失去市場機會并喪失市場領導地位。開發(fā)窗口迅速縮小，特別是在傳統ASSP通過最先推出而獲得額外價值的新興市場方面。但ASSP本身無法提供內在的產品定制和差異化能力。低成本PLD提供的靈活性提供了滿足ASSP市場需求的巨大潛力。
在選擇理想的邏輯器件時，設計人員需要考慮四個關鍵的決定因素：速度、密度、功能和價格。對于任何邏輯器件供應商來說，挑戰(zhàn)就在于如何提供能夠滿足這些因素的理想解決方案。最近的技術發(fā)展，逐漸消除了ASIC和PLD在與性能相關的前三個決定因素方面的差距。
此外，摩爾定律以及封裝技術方面的進步，也不斷推動PLD在器件邏輯容量和性能方面達到新的高度。例如，賽靈思公司希望通過推出針對特定應用領域的平臺FPGA器件來進一步進入總價值達230億美元的ASIC和ASSP市場(見圖1)。預計于2004年推出的此類針對特定應用領域的FPGA器件，旨在通過適當組合特定應用領域所需要的功能，如通用邏輯、嵌入式處理和計算以及高速串行連接功能，來提供更為經濟的解決方案。
PLD還比ASIC技術擁有另一項關鍵優(yōu)點：即使在產品現場部署后，仍可對采用PLD器件設計的產品進行遠程重配置。據估計，50%的PLD應用都利用了這一“即時”重配置能力。對于無線基站這樣的應用來說，這一功能特別有用?？梢韵胂?，只需要簡單地將編程文件發(fā)送到聯網的設備中，就可以使其符合不斷變化的通信標準。這一點可能是固定邏輯ASIC很難做到的?！?BR>