支持高性能應(yīng)用的SRAM

SRAM一直是網(wǎng)絡(luò)應(yīng)用的重要組成部分，它可提高帶寬，從而在許多高性能應(yīng)用中起著主導(dǎo)作用。這些應(yīng)用包括無總線時延 (NoBL)和四倍數(shù)據(jù)速率 (QDR) 等。就系統(tǒng)資源及內(nèi)存帶寬要求而論，分組處理對內(nèi)存帶寬的要求最高。分組處理塊內(nèi)部的多個功能以及其它存儲功能要求采用不同的 SRAM 架構(gòu)。因此需要采用支持 SRAM 的新型協(xié)議及架構(gòu)，以滿足這些網(wǎng)絡(luò)系統(tǒng)的需求。
本文重點介紹針對網(wǎng)絡(luò)應(yīng)用提供的高級 SRAM 架構(gòu)。此外，還介紹了如何區(qū)分采用不同 SRAM 架構(gòu)的各種應(yīng)用以及促使用戶選擇 SRAM 的標準。

網(wǎng)絡(luò)應(yīng)用中的SRAM
網(wǎng)絡(luò)設(shè)備廠商提供了廣泛的產(chǎn)品，從低端調(diào)制解調(diào)器到超高端核心路由器，這些產(chǎn)品為因特網(wǎng)注入了強大的動力。更高系統(tǒng)帶寬的發(fā)展帶來了內(nèi)存組件的市場需求，這些組件針對網(wǎng)絡(luò)應(yīng)用進行了專門設(shè)計，以優(yōu)化系統(tǒng)性能。網(wǎng)絡(luò)應(yīng)用具有各種 SRAM 要求。這些要求大不相同，具體取決于所需的系統(tǒng)性能。
SRAM 供應(yīng)商提供了針對不同系統(tǒng)性能需求的各種架構(gòu)。此外，它們在封裝、工作電壓以及 I/O 接口方面也存在區(qū)別。
現(xiàn)在，設(shè)備設(shè)計人員需要從一系列內(nèi)存產(chǎn)品中進行選擇，以找到最符合其性能與成本標準的器件。下面將針對設(shè)計人員必須滿足的不同需求進行討論。
SRAM 在網(wǎng)絡(luò)中的應(yīng)用(見圖 1)可分為以下幾個功能：
數(shù)據(jù)包緩沖區(qū)
數(shù)據(jù)包緩沖區(qū)的主要功能是存儲數(shù)據(jù)包。所使用的內(nèi)存應(yīng)具有較高的帶寬，從而要求更寬的 I/O 總線。首選內(nèi)存通常為具有寬 I/O 接口的QDR/DDR/DRAM。
查找表
查找表內(nèi)存的主要功能是存儲 IP 地址及相關(guān)的端口地址，以便將數(shù)據(jù)包路由到端口。用于查找表的 SRAM 必須具有低時延隨機存取以及較短的存取時間。當(dāng)數(shù)據(jù)速率小于 10Gb/s時，首選內(nèi)存通常為 NoBL SRAM；當(dāng)數(shù)據(jù)速率大于 10Gb/s時，則為 QDR SRAM。
隊列管理
隊列管理內(nèi)存的主要功能是保存并控制數(shù)據(jù)流。通常，內(nèi)存存取的讀/寫比率為 1:1。用作隊列/數(shù)據(jù)包管理內(nèi)存的 SRAM 應(yīng)具有低時延及較短的隨機存取時間。對于低性能網(wǎng)絡(luò)應(yīng)用，內(nèi)存選擇通常為 NoBL；而對于高性能應(yīng)用，則應(yīng)移植到 QDR。
統(tǒng)計信息緩沖區(qū)
統(tǒng)計信息緩沖區(qū)的主要功能是保存有關(guān)該設(shè)備流量的統(tǒng)計信息。這些信息可能是幾個字節(jié)，也可能是幾個數(shù)據(jù)包。內(nèi)存通常選用隨機讀/寫。內(nèi)存選擇通常為 NoBL/QDR，具體取決于系統(tǒng)的性能要求。
控制、流量優(yōu)化與計費
控制緩沖區(qū)的主要功能是根據(jù)決策來路由數(shù)據(jù)?？刂凭彌_區(qū)的存取通常是因為 I/O 總線太窄而引起的。對于低性能應(yīng)用，內(nèi)存通常選用NoBL；而對于高性能應(yīng)用，則應(yīng)移植到 QDR。

多種SRAM 架構(gòu)滿足網(wǎng)絡(luò)內(nèi)存要求
網(wǎng)絡(luò)系統(tǒng)中使用的同步 SRAM 架構(gòu)有許多種，包括管線猝發(fā)、直通 (Flowthrough)、無總線時延(管線/直通)和雙倍數(shù)據(jù)速率SRAM，以及四倍數(shù)據(jù)速率SRAM 等。
同步管線與直通 SRAM
同步管線與直通 SRAM 已上市多年，最初是為 PC 高速緩存應(yīng)用而開發(fā)的。它們通常用于低性能網(wǎng)絡(luò)，主要是為了降低成本。管線與直通 SRAM 的主要缺點是：在進行讀與寫操作轉(zhuǎn)換時，要求插入空閑周期。對于要求快速隨機變換讀與寫內(nèi)存存取的網(wǎng)絡(luò)應(yīng)用來說，這兩種架構(gòu)的效率極低。
無總線時延SRAM
NoBL 架構(gòu)不必在讀與寫操作之間插入空閑周期，實現(xiàn)了 100% 的利用率，從而提高了總帶寬。NoBL SRAM 同時支持管線與直通操作。在采用管線NoBL的情況下，寫入數(shù)據(jù)操作將延遲 2 個周期。而對于直通 NoBL，其寫入數(shù)據(jù)操作將延遲 1 個周期。延遲的寫操作不需要空閑的周期，因此為連續(xù)或隨機的讀/寫操作提供了相同的帶寬。圖 2  顯示了采用管線 NoBL SRAM 的簡單讀/寫存取過程。
經(jīng)過精心設(shè)計，NoBL SRAM可在很短的時間內(nèi)代替同步管線與直通 SRAM ，應(yīng)用到高性能網(wǎng)絡(luò)中。由于從同步過渡到 NoBL時只對控制器邏輯稍微作了些更改，因此移植到 NoBL SRAM非常簡單。市場上還存在著其它類似的架構(gòu)，如NtRAM 與 ZBT。
DDR/QDR SRAM
上面討論的同步架構(gòu)都只有單個數(shù)據(jù)速率，其中數(shù)據(jù)與控制信號是沿著時鐘的上升沿觸發(fā)，并且時鐘每上升一次就傳輸一個字的數(shù)據(jù)。
為了實現(xiàn)更高的數(shù)據(jù)傳輸速率并最大限度地提高吞吐能力， DDR SRAM 應(yīng)運而生。DDR 器件可同時沿著時鐘的上升沿與下降沿傳輸數(shù)據(jù)。
為了避免出現(xiàn)爭用總線的現(xiàn)象，通用 I/O 總線也分成了兩條總線；一條用于讀取，另一條用于寫入，這就是QDR。
DDR/QDR SRAM 是針對新一代高速網(wǎng)絡(luò)應(yīng)用(例如工作頻率在 200MHz以上的交換機以及路由器)的高性能 SRAM 架構(gòu)。
圖 3顯示了SDR、DDR以及QDR的讀/寫存取過程。對于均衡的讀取與寫入操作，顯而易見，當(dāng)頻率與 I/O 總線寬度相同時，QDR 可提供最高的帶寬。
圖4顯示了均衡的讀/寫操作如何影響上述不同 SRAM 架構(gòu)的帶寬。
從圖 4 及表 1 中可以明顯地看出，如果接口中存在均衡的讀/寫操作，則獨立 I/O (QDR) 的效率非常高。如果存在非均衡的讀/寫操作，則通用 I/O 接口 (DDR) 可獲得最高的性能。
結(jié)語
本文介紹了針對網(wǎng)絡(luò)應(yīng)用提供的高級 SRAM 架構(gòu)。根據(jù)時延、帶寬要求以及讀/寫均衡可選擇最佳的 SRAM 架構(gòu)?！?BR>