混合信號測試新結構——同步及存儲磁心

引言
當前電子設計的趨勢是復合功能化以及更廣泛地使用模擬、數字混合技術。在設計、建模和測試諸如3G手機及機頂盒等混合了視頻、音頻及數據信號的系統(tǒng)時，需要緊密集成與基頻采樣頻率、失真和觸發(fā)特性相匹配的數字及模擬數據采集和發(fā)生硬件。模擬及數字儀器不再是具有完全相異的定時引擎和不匹配模擬性能的獨立系統(tǒng)。另外，隨著這些具有類似時鐘的設備在全球范圍內廣泛地制造，產品必須在極寬的溫度范圍內具有穩(wěn)定性和性能一致性，以便進行可靠的、高性能的功能測試。
NI設計的同步及存儲磁心(SMC)作為一種針對高速模塊化儀器的通用結構回應了測試多種設備需求的挑戰(zhàn)。具有以下特點：靈活的輸入及輸出數據傳送磁心；每個通道高達256 MB的高速存儲器；精確定時及同步引擎。
組成基于SMC的復合信號測試工具的三種儀器在采樣速率及靈活性方面相匹配，分別為：100MS/s、14位高分辨率數字化儀(NI PXI-5122)；100 MS/s、16位任意波形發(fā)生器(NI PXI-5421)；100HHz數字波形發(fā)生器/分析器(NI PXI-6552)。

輸入及輸出數據傳送磁心
SMC結構的磁心是一個現(xiàn)場可編程門陣列控制器，DataStream FPGA(DSF)，它是儀器的“CPU”。處理所有的指令，檢查所有觸發(fā)器和時鐘、外部信號路由、并管理儀器和主機之間的波形傳輸。
DSF中有兩個主要的數據傳送磁心。其中輸入磁心用于進行高速模擬波形數字化及數字波形輸入。輸出磁心用于進行高速模擬波形生成及數字波形輸出。DSF中的數據傳送磁心管理數據及指令處理、事件觸發(fā)、觸發(fā)器及標識路由選擇、波形緩沖鏈接及循環(huán)，以及內部設備通信總線。SMC結構如圖1所示。
存儲子系統(tǒng)由兩個存儲區(qū)組成，每個存儲區(qū)都可以獨立配置成為輸入或輸出存儲體。采用此配置的2通道輸入設備，例如高速2通道數字化儀，使用兩個存儲體獲取數據。單通道任意波形發(fā)生器包含一個配置為輸出的存儲區(qū)，一個數字波形發(fā)生器／分析器可以使用一個存儲體作為輸入，另一個作為輸出。 目前每個存儲區(qū)的最大容量為256MB，這樣每臺儀器總計為512MB。每個存儲區(qū)的端口是一個64位133MHz總線，每個存儲區(qū)支持的吞吐量超過1GB/s。存儲子系統(tǒng)通過NI-MITE ASIC以完整帶寬連接到PCI總線上，實現(xiàn)主機與SMC之間的波形快速下載或上傳。
輸入數據傳送磁心
DSF輸入數據傳送磁心處理來自于數字波形發(fā)生器／分析器的數字波形輸入或高速數字化儀的ADC的高速數據輸入流。多個獨立數據采集可被各個記錄獲取，范圍從一個緩沖器至超過兩百萬的較小容量記錄，記錄之間的重整時間僅2ms。大容量存儲器能夠輕而易舉地處理通信測試系統(tǒng)中常需的大量數據記錄，這些系統(tǒng)用于獲得信息包處理、測量時鐘偏差，以及其他錯誤診斷測試。憑借DSF定時及同步引擎中的計數器，所有記錄都能夠及時與其數據源建立聯(lián)系。對于PXI-5122數字化儀，通過采用時間-數字轉換(TDC)技術，時間戳精度可達0.1ns。憑借深存儲器、多記錄分割、0.1ns時間戳精度，以及極短的重整時間，用戶能夠捕捉到稀有的、偶發(fā)的或快速發(fā)生的事件，同時保持高采樣速率。此項特點通過在不丟失采得波形之間的時間相干性的情況下僅采集感興趣的部分，來增加有效存儲器容量。
輸出數據傳送磁心
對于輸出設備，例如PXI-5421任意波形發(fā)生器及PXI-6552數字波形發(fā)生器／分析器，排序指令和波形存儲在同一個物理存儲器中。傳統(tǒng)任意波形發(fā)生器基于的結構是：排序波形指令存儲在實體分離的SRAM存儲器中，容量僅數千個字節(jié)，大大限制了能夠排序的最大波形數目。SMC采取了一種獨特的、靈活的方法，它將指令與同一物理存儲器中的波形合成在一起，所以用戶不受排序指令數目的限制。由于存儲器容量高達256 MB，所以您可以給排序指令隨意分配容量。仔細觀察任意波形發(fā)生器的排序規(guī)格有助于理解波形和指令共享存儲器的靈活性。
通過共享存儲器，測試人員可以以極長序列和小波形的形式、以及短序列極大波形的形式，或者兩者間均衡的形式使用存儲器空間。另外還可提供32 MB及256 MB 大容量存儲器等選項，最大排序規(guī)格及波形存儲器的容量也可增加。傳統(tǒng)AWG上更大量的存儲器僅增加波形存儲空間，不能實現(xiàn)排序步數或波形片段的增加。而通過復雜的片段序列(這些片段定義波形)，進而可以降低此類應用的存儲器要求。例如，圖像幀包含許多重復的片段，或者垂直及水平同步脈沖、色同步信號及垂直消隱期間中的消隱線等。在此類應用中，大容量存儲緩沖區(qū)可能不足以存儲整個圖像或多個圖像，但可以采用存儲圖像的關鍵部分及規(guī)定幀生成的序列表來解決。此序列占用比傳統(tǒng)AWG的SRAM指令存儲器提供的更多的空間。在SMC結構中，通過配置能夠存儲幀的相關片段及大容量序列的存儲器，可以很好解決這些問題。由于可以存儲多個序列，從而測試之間沒有設置時間，所以SMC輸出引擎獲得了最優(yōu)的測試吞吐量。此特點與深存儲器相結合能夠顯著地增加測試吞吐量，因為可以在要求不同測試序列的功能測試過程內快速地從一個序列切換到另一個序列。此功能對于需要快速依次生成一組工業(yè)標準測試模式的視頻測試格外重要。

高速大容量卡上存儲器
從視頻到通信的許多應用中，一個主要要求是生成并采集大量波形。使用AWG進行視頻測試的圖像顯示、數字波形生成器／分析器進行ADC 火花碼測試，以及使用數字化儀進行基頻調制器／解調器的誤差矢量大小(EVM)測量，是要求使用大容量存儲器獲取以及生成波形的三個典型例子。SMC輸入及輸出數據傳送磁心用于存儲體與100 MHz儀器前端電子設備之間波形移動判斷。NI的SCARAB存儲控制器包含SMC和DSF，提供存儲體、DSF及NI的MITE(一種集散DMA控制器)之間的接口。SCARAB有效地跟蹤波形和指令在存儲器中的存儲位置，并在需要時從DSF及MITE中讀取適當的數據。它還具有穩(wěn)定地使波形以最大的采樣速率讀寫存儲器的能力，以實現(xiàn)大容量波形采集及生成。
SMC輸入磁心將大容量存儲器作為2端口FIFO緩沖器處理，以100MHz的最大采樣速率將數據從數字化儀的ADC或數字波形生成器／分析器的數字通信線路移至存儲體中，并使數據以PCI總線帶寬流入主機。
因為存儲器采用數據與指令共享方式，所以SMC輸出磁心以較為復雜的方式處理存儲器。它必須使數據以100 MHz的最大采樣速率流入AWG的DAC或數字波形生成器／分析器的數字通信線路，同時以100 MHz最大采樣速率確保的速率提取輸出波形排序指令。因為序列可能包含數十萬條指令，所以由于FPGA的容量限制，不可能在生成開始時編輯DSF中的所有排序指令。因此，SCARAB不僅以100 MHz的最大采樣速率從深存儲器中提取出波形，還實時地向DSF提供排序指令。

精確定時及同步引擎
對于通道擴展用相同類型的同步儀器(均勻同步)，或者對于兩種不同儀器的輸入和／或輸出間的緊密協(xié)調(非均勻同步)，同步都是關鍵所在。根據定義，復合信號測試系統(tǒng)需要使用三種儀器(數字化儀、任意波形發(fā)生器，以及數字波形發(fā)生器／分析器)中的至少兩種。其他要求同步的應用包括通信用基頻I/Q信號生成及采集、消費電子產品用RGB視頻信號生成及采集、24位ADC及DAC測試用24通道數字波形生成及采集等。同步的目標是能夠在多個SMC儀器之間準確生成和接收波形。例如，如果有兩個任意波形發(fā)生器，此目標要求兩個AWG具有調整相位的能力來生成兩個完全相同的波形。當所有三臺設備的采樣速率均為100 MHz時，必須適當注意所有設備之間的時鐘及觸發(fā)器分布。數十微微秒的采樣時鐘相位偏移調節(jié)精度、觸發(fā)傳播延遲及偏移校正，以及所有設備的微微秒級均方根時鐘偏差，實現(xiàn)了集成所有三臺亞毫微秒級100 MS/s設備所需的性能。
同步通過在數臺設備間共享觸發(fā)及參考時鐘來實現(xiàn)。參考時鐘可以由指定的“主”設備或由專用高精度時鐘源提供。每臺SMC儀器都具有相位與PXI 10 MHz參考時鐘鎖定的電壓控制晶體振蕩器(VCXO)。為進一步提高定時精度，還可以考慮使用基于銣或爐控晶體振蕩器(OCXO)的頻率源等。這些設備的精度可以超過十億分之