基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)設(shè)計(jì)

　　 小波分析是近年迅速發(fā)展起來的新興學(xué)科，與Fourier分析和Gabor變換相比，小波變換是時(shí)間(空間)頻率的局部化分析，它通過伸縮平移運(yùn)算對(duì)信號(hào)逐步進(jìn)行多尺度細(xì)化，最終達(dá)到高頻處時(shí)間細(xì)分和低頻處頻率細(xì)分，能自動(dòng)適應(yīng)時(shí)頻信號(hào)分析的要求，從而可聚焦到信號(hào)的任意細(xì)節(jié)．解決了Fourier分析不能解決的許多問題。

　　 目前許多小波算法的軟件實(shí)現(xiàn)已經(jīng)很成熟了，但是很難達(dá)到實(shí)時(shí)性的效果。而在硬件方面，隨著數(shù)字信號(hào)處理器(DSP)和現(xiàn)場可編程門陣列器件(FPGA)的發(fā)展，采用DSP+FPGA的數(shù)字硬件系統(tǒng)顯示出其優(yōu)越性，可以把二者的優(yōu)點(diǎn)結(jié)合在一起，兼顧速度和靈活性，因此DSP+FPGA結(jié)構(gòu)正愈來愈得到人們的重視，應(yīng)用的領(lǐng)域也越來越廣泛。

　　 DSP+FPGA系統(tǒng)最大的優(yōu)點(diǎn)是結(jié)構(gòu)靈活，有較強(qiáng)的通用性，適合于模塊化設(shè)計(jì)，從而能夠提高算法效率；同時(shí)其開發(fā)周期較短，系統(tǒng)容易維護(hù)和擴(kuò)展，適合實(shí)時(shí)信號(hào)處理。所以本文介紹的系統(tǒng)設(shè)計(jì)就是基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)。

　　 1 圖像處理系統(tǒng)的組成

　　 1．1 系統(tǒng)整體硬件構(gòu)架
   

　　 DSP+FPGA系統(tǒng)的核心由DSP芯片和現(xiàn)場可編程門陣列FPGA以及外圍的輔助電路，如存儲(chǔ)器、先進(jìn)先出(FIFO)器件及Flash ROM等組成。外圍電路輔助核心電路進(jìn)行工作。DSIP和FPGA各自帶有RAM，用于存放處理過程所需要的數(shù)據(jù)及中間結(jié)果。

　　 Flash ROM中存儲(chǔ)DSP執(zhí)行程序和FPGA的配置數(shù)據(jù)。FIFO器件則用于實(shí)現(xiàn)信號(hào)處理中常用的一些操作，如延時(shí)線、順序存儲(chǔ)等。系統(tǒng)方案考慮了系統(tǒng)處理的實(shí)時(shí)性、硬件系統(tǒng)的規(guī)模及系統(tǒng)調(diào)試的難度等因素，其整體框架如圖l所示。

　　 1．2 處理器簡介
   

　　 ADSP-BF535(簡稱BF535)是美國AD公司和Intel公司于2001年底聯(lián)合推出的一款定點(diǎn)DSP，屬于Blackfin系列產(chǎn)品。BF535具有RISC指令結(jié)構(gòu)，運(yùn)作高效，性能優(yōu)異，主頻最高工作在350MHz。有兩個(gè)40位的乘加器和兩個(gè)32位的算術(shù)邏輯單元，四個(gè)8位的視頻處理單元，十六個(gè)地址尋址單元。

　　 DSP內(nèi)部集成了308KB的RAM，并有豐富的外部接口，如SDRAM、PCI、USB、SPI、同步和異步串口等。芯片內(nèi)部設(shè)計(jì)了“看門狗”和多種定時(shí)器，可充分滿足軟件工程的穩(wěn)定性設(shè)計(jì)要求。而且BF535可動(dòng)態(tài)地控制電壓輸入，調(diào)整運(yùn)行頻率．減少芯片功耗，十分適合于移動(dòng)產(chǎn)品的設(shè)計(jì)。

　　 1．3 外部存儲(chǔ)器的設(shè)計(jì)
   

　　 Blackfin DSP的結(jié)構(gòu)體系將存儲(chǔ)器構(gòu)造成統(tǒng)一的4GB地址空間，用32位地址尋址。包括內(nèi)部存儲(chǔ)器、外部存儲(chǔ)器、PCI地址空間和I／O控制寄存器在內(nèi)的所有資源，在這個(gè)統(tǒng)一的地址空間中獨(dú)自占據(jù)各自的一段。

    　外部存儲(chǔ)器通過外部接口總線進(jìn)行讀取。該接口提供一個(gè)無縫連接，最多可接4個(gè)SDRAM和4個(gè)異步存儲(chǔ)裝置(Flash、EPROM、ROM、SRAMq及存儲(chǔ)映射I／O裝置。

   　 存儲(chǔ)器的設(shè)計(jì)首先要考慮存儲(chǔ)器的速度、類型、容量是否能滿足運(yùn)算要求以及性價(jià)比如何。本系統(tǒng)中擴(kuò)展了外部存儲(chǔ)器，用到了SDRAM(用來在算法運(yùn)算過程中對(duì)圖像數(shù)據(jù)的緩存)。與PCI33兼容的SDRAM控制器最多可以設(shè)置為四個(gè)地址空間相連的SDRAM存儲(chǔ)塊，每個(gè)存儲(chǔ)塊的大小可為16～128MB，所以最高可訪問512MB的RAM。每個(gè)存儲(chǔ)塊都可以獨(dú)立配置，并且與鄰近塊連續(xù)而不必考慮存儲(chǔ)塊的大小和位置。

　　 這使得內(nèi)核可以把所有SDRAM都看作有單一、連續(xù)的物理地址空間。本系統(tǒng)中ADSP-BF535與SDRAM的接口如圖2所示。

　　 異步存儲(chǔ)器接口選用了雙端口RAM作為圖像數(shù)據(jù)從FPCA到DSP之間的傳輸，通過對(duì)DMA控制寄存器的設(shè)定，圖像數(shù)據(jù)以DMA方式向DSP傳輸。選用F1ash作為程序存儲(chǔ)器。BF535與Flash的接口如圖3所示，系統(tǒng)上電后程序從Hash以DMA方式自舉到內(nèi)部程序RAM中，應(yīng)用程序在內(nèi)部程序RAM全速運(yùn)行。

　　 1．4 模/數(shù)轉(zhuǎn)換部分
   

　　  高速A／D變換對(duì)采集到的信號(hào)數(shù)字化后，將模擬圖像信號(hào)轉(zhuǎn)換為數(shù)字圖像信號(hào)，存入圖像存儲(chǔ)器中。A／D變換器采用AD9042，其最高采樣頻率可達(dá)40MHz。精度為12位，輸入信號(hào)范圍為