CPLD在合成孔徑雷達(dá)目標(biāo)模擬視頻板設(shè)計(jì)中的應(yīng)用

摘  要：本文介紹了一種合成孔徑雷達(dá)目標(biāo)模擬視頻板卡的設(shè)計(jì)實(shí)例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開發(fā)系統(tǒng)實(shí)現(xiàn)。由于采用該器件,簡化了電路設(shè)計(jì),減小了設(shè)備體積,同時(shí)也使設(shè)備的可靠性和設(shè)計(jì)的靈活性大大提高。
關(guān)鍵詞：合成孔徑雷達(dá)；FPGA/CPLD；PCI接口；乒乓結(jié)構(gòu)

引言
合成孔徑雷達(dá)(Synthetic Aperture Radar,簡稱SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎(chǔ),以高速數(shù)字處理和精確運(yùn)動補(bǔ)償為前提條件的高分辨率成像雷達(dá)。對于合成孔徑雷達(dá)成像處理來說，僅有目標(biāo)的原始數(shù)據(jù)是不夠的，還必須獲得雷達(dá)和載機(jī)的參數(shù)，例如時(shí)鐘頻率，回波延遲時(shí)間等，而且所設(shè)計(jì)的接口板卡必須具備完成PCI卡參數(shù)交互和數(shù)據(jù)傳送的功能。
本系統(tǒng)采用Altera公司的CPLD并配以開發(fā)軟件，可在計(jì)算機(jī)上進(jìn)行各種電路設(shè)計(jì)和修改，并可對電路特性進(jìn)行仿真模擬，最后將設(shè)計(jì)方案下載到該器件中，這樣可實(shí)現(xiàn)高度集成和精確的電路設(shè)計(jì)，降低設(shè)計(jì)成本，提高設(shè)計(jì)效率和電路的可靠性。

系統(tǒng)結(jié)構(gòu)
本系統(tǒng)主要由PCI控制器、CPLD邏輯控制器、FIFO存儲器、兩路雙端口ADC以及二選一低通濾波器組成。系統(tǒng)原理如圖1所示，其工作過程為：首先存儲在硬盤的數(shù)據(jù)在驅(qū)動程序控制下調(diào)入內(nèi)存，之后通過PCI總線送入PCI9056的內(nèi)部FIFO存儲器，然后轉(zhuǎn)送至視頻卡中的FIFO存儲器。每一組存儲于FIFO的16k