摩爾定律驅(qū)動 集成度和復(fù)雜度加速提高

　　我國與世界領(lǐng)先國家在信息技術(shù)領(lǐng)域存在相當(dāng)大的差距，了解未來信息技術(shù)發(fā)展趨勢，有助于促進(jìn)我國信息技術(shù)和信息產(chǎn)業(yè)的發(fā)展。中國電子學(xué)會與中國電子報社共同主辦的2007年中國電子技術(shù)年會將于4月19日召開，為配合本次年會，本報從今天起將刊登“電子信息技術(shù)發(fā)展趨勢”系列專題，分析研究集成電路、軟件、計算機(jī)及網(wǎng)絡(luò)技術(shù)、通信技術(shù)、顯示器件技術(shù)等電子信息技術(shù)未來5-10年的發(fā)展趨勢，希望能帶給讀者一些啟示。

　　設(shè)計技術(shù)：面向SoC設(shè)計成主流

　　面向SoC的設(shè)計方法將成主流

　　由于電子整機(jī)系統(tǒng)不斷向輕、薄、小的方向發(fā)展，集成電路功能也由單一向復(fù)雜轉(zhuǎn)變，并且向系統(tǒng)集成發(fā)展的方向已經(jīng)明確。目前，SoC電路已經(jīng)能在單一硅芯片上實現(xiàn)信號采集、轉(zhuǎn)換、存儲、處理和輸入/輸出等功能。由此可見，將數(shù)字電路、存儲器、CPU、DSP、射頻電路、模擬電路、傳感器甚至微機(jī)電系統(tǒng)(MEMS)等集成在單一芯片上，實現(xiàn)一個完整系統(tǒng)功能的SoC設(shè)計將成為未來集成電路設(shè)計的主流。未來SoC芯片的設(shè)計將以IP復(fù)用為基礎(chǔ)，把已優(yōu)化的子系統(tǒng)甚至系統(tǒng)級模塊納入到新的系統(tǒng)設(shè)計之中。

　　SoC設(shè)計技術(shù)包括總線架構(gòu)技術(shù)、基于SoC的IP核復(fù)用技術(shù)、軟硬件協(xié)同設(shè)計技術(shù)、SoC驗證技術(shù)、可測性設(shè)計技術(shù)和低功耗設(shè)計技術(shù)等。

　　另外，面向SoC之后的網(wǎng)絡(luò)級芯片(NoC)的設(shè)計思想亦將進(jìn)入集成電路設(shè)計領(lǐng)域。

　　設(shè)計線寬不斷降低，芯片集成度不斷增加

　　據(jù)專家分析，今后5～10年內(nèi)，集成電路技術(shù)仍將遵循摩爾定律發(fā)展，而集成電路設(shè)計則是體現(xiàn)這一定律至關(guān)重要的一個環(huán)節(jié)。

　　目前，主流集成電路設(shè)計已經(jīng)達(dá)到0.18μm～0.13μm，高端設(shè)計已經(jīng)進(jìn)入90nm，芯片集成度達(dá)到108～109數(shù)量級。根據(jù)2003年ITRS(InternationalTechnologyRoadmapforSemiconductor)公布的預(yù)測結(jié)果，2007年將實現(xiàn)特征尺寸65nm，2010年將實現(xiàn)45nm，2013年將實現(xiàn)32nm，2016年將實現(xiàn)22nm量產(chǎn)。產(chǎn)品制造的實現(xiàn)是以設(shè)計為基礎(chǔ)，相應(yīng)的設(shè)計手段同期將達(dá)到這一水平。

　　EDA工具廣泛應(yīng)用，設(shè)計可行性與可靠性提高

　　隨著集成電路設(shè)計在規(guī)模、速度和功能方面的提高，EDA業(yè)界一直在努力尋找新的設(shè)計方法。未來5～10年，伴隨著軟硬件協(xié)同設(shè)計技術(shù)、可測性設(shè)計技術(shù)、納米級電路設(shè)計技術(shù)、嵌入式IP核設(shè)計技術(shù)、特殊電路的工藝兼容技術(shù)等新方法出現(xiàn)在EDA工具中，EDA工具將得到更廣泛的應(yīng)用。EDA工具為集成電路的短周期快速投產(chǎn)提供了保障，使全自動化設(shè)計成為可能，同時設(shè)計的可行性和可靠性也可得到不斷提高。先進(jìn)的EDA工具將成為集成電路設(shè)計必不可少的技術(shù)手段。

　　IP復(fù)用技術(shù)不斷完善

　　IP復(fù)用技術(shù)經(jīng)過30余年的發(fā)展，目前已成為集成電路設(shè)計領(lǐng)域中至關(guān)重要的一種技術(shù)。利用IP復(fù)用技術(shù)可以節(jié)省設(shè)計人員的時間，充分實現(xiàn)技術(shù)繼承性。未來5～10年，絕大部分集成電路產(chǎn)品均將采用IP復(fù)用技術(shù)，IP復(fù)用機(jī)制將完善并普及，從而形成龐大的產(chǎn)業(yè)。IP復(fù)用技術(shù)在集成電路設(shè)計領(lǐng)域?qū)加信e足輕重的地位。

　　可編程邏輯器件將大規(guī)模應(yīng)用

　　可編程邏輯器件(PLD)，尤其是現(xiàn)場可編程門陣列(FPGA)是近幾年集成電路中發(fā)展最快的產(chǎn)品。由于其性能的高速發(fā)展以及設(shè)計人員自身能力的提高，PLD將在未來5～10年內(nèi)發(fā)揮更廣泛的作用，同時，它們還會促使復(fù)雜的專用芯片面向高端和更復(fù)雜的應(yīng)用。由于PLD的應(yīng)用，集成電路的設(shè)計流程將更簡化，設(shè)計周期將會不斷縮短，同時設(shè)計成本和制造成本將進(jìn)一步降低。

　　集成電路設(shè)計與整機(jī)系統(tǒng)結(jié)合將更加緊密

　　未來5～10年，集成電路設(shè)計將圍繞應(yīng)用展開，64位甚至128位通用CPU以及相關(guān)產(chǎn)品群的開發(fā)、3C多功能融合的移動終端芯片組開發(fā)、網(wǎng)絡(luò)通信產(chǎn)品開發(fā)、數(shù)字信息產(chǎn)品開發(fā)、平面顯示器配套集成電路開發(fā)等都將成為集成電路設(shè)計所面向的主體。

　　相關(guān)鏈接

　　我國IC設(shè)計技術(shù)現(xiàn)狀及差距

　　從集成電路設(shè)計方法來講，半定制正向設(shè)計是世界集成電路設(shè)計的主流技術(shù)，全定制一般應(yīng)用在CPU等設(shè)計要求較高的產(chǎn)品中，逆向設(shè)計則多應(yīng)用于軍用集成電路的設(shè)計過程中。

　　20世紀(jì)90年代以來，我國集成電路設(shè)計業(yè)得到了長足發(fā)展，大唐微電子、杭州士蘭、珠海炬力、中國華大等專業(yè)設(shè)計公司已經(jīng)嶄露頭角，年銷售額已經(jīng)達(dá)到幾億元人民幣。其設(shè)計能力達(dá)到0.25μm～0.18μm，高端設(shè)計已經(jīng)達(dá)到0.13μm。我國集成電路設(shè)計已從逆向設(shè)計過渡到正向設(shè)計，全定制的設(shè)計方法也在某些電路設(shè)計中得到體現(xiàn)。但值得指出的是，我國集成電路設(shè)計公司基本上都是依賴國際先進(jìn)的設(shè)計工具。

　　在EDA工具方面，華大集成電路設(shè)計中心已經(jīng)成功開發(fā)出全套EDA工具軟件包熊貓九天系列(Zeni系列)。雖然我國在EDA工具研發(fā)方面取得了一定的成績，但產(chǎn)品仍未達(dá)到普及的水平，更談不上與世界頂尖廠家在高層次水平上競爭。

　　在IP核方面，我國的研發(fā)總量不大，未能形成規(guī)模市場，而且還存在著接口標(biāo)準(zhǔn)不統(tǒng)一、復(fù)用機(jī)制不健全以及知識產(chǎn)權(quán)保護(hù)力度不夠等現(xiàn)象，加之國際大型IP核公司紛紛以各種方式向我國企業(yè)以低價甚至免費授權(quán)方式推廣其產(chǎn)品，對國內(nèi)IP核產(chǎn)品的市場化形成非常大的阻力。

　　芯片制造技術(shù)：納米級加工技術(shù)向縱深發(fā)展

　　晶片直徑繼續(xù)增大

　　目前，世界主流生產(chǎn)線采用的晶片直徑正在從200mm(8英寸)向300mm(12英寸)過渡，下一步將開始向400mm(16英寸)發(fā)展，預(yù)計實用化的400mm晶片將在2007～2010年間問世，屆時晶片的大型化將顯著提高生產(chǎn)效率和成品率。雖然增大晶片直徑會帶來巨額投資，但在未來5～10年內(nèi)，這仍將是集成電路芯片制造領(lǐng)域內(nèi)一個明顯的發(fā)展趨勢。

　　特征尺寸持續(xù)縮小

　　2004年，集成電路的特征尺寸開始正式進(jìn)入納米階段，90nm線寬的集成電路被大規(guī)模應(yīng)用在CPU、DSP等復(fù)雜集成電路中。根據(jù)預(yù)測，2007年將實現(xiàn)65nm，2010年將實現(xiàn)45nm，2013年將實現(xiàn)32nm，2016年將實現(xiàn)22nm量產(chǎn)。

　　納米級光刻工藝將廣泛使用

　　未來5年，集成電路芯片制造技術(shù)將全面進(jìn)入納米階段，如何研發(fā)與生產(chǎn)工藝相匹配的光刻技術(shù)將成為主要問題。雖然當(dāng)前浸潤式光刻技術(shù)已經(jīng)在90nm～65nm水平的應(yīng)用上達(dá)到實用水平，并且正在向45nm工藝節(jié)點延展，但在更細(xì)線寬的應(yīng)用上，前景仍不明朗?？梢灶A(yù)測，未來5～10年，準(zhǔn)分子激光光刻技術(shù)、遠(yuǎn)紫外曝光光刻技術(shù)、電子束投影光刻技術(shù)、X射線光刻等下一代光刻技術(shù)中的一項或幾項將進(jìn)入成熟階段，成為主流光刻技術(shù)。

　　銅互連工藝將繼續(xù)拓展并得到廣泛使用

　　目前銅互連技術(shù)已被眾多的生產(chǎn)廠家應(yīng)用于高端電路產(chǎn)品的加工生產(chǎn)中，而且由原來的6～7層互連發(fā)展到現(xiàn)今的9～10層互連。圍繞著銅互連技術(shù)產(chǎn)生了一系列集成電路芯片制造工藝的改進(jìn)，而且相應(yīng)的技術(shù)改進(jìn)目前仍在進(jìn)行當(dāng)中。在未來5～10年內(nèi)，銅互連技術(shù)本身以及相關(guān)技術(shù)將繼續(xù)拓展并趨于成熟和完善，最終完全替代鋁互連技術(shù)成為主流技術(shù)。

　　新型器件結(jié)構(gòu)的產(chǎn)生將帶動新工藝誕生

　　隨著器件特征尺寸的持續(xù)縮小，未來5～10年內(nèi)，集成電路的發(fā)展將遇到材料復(fù)雜性和系統(tǒng)復(fù)雜性大幅度提高所帶來的阻礙。因此，諸如雙柵器件/垂直器件、單電子存儲器和相變存儲器等將是滿足65nm以下器件生產(chǎn)的必要條件。另外，對于45nm以下的器件生產(chǎn)，需要探索更具革新性的器件結(jié)構(gòu)。隨著新型器件結(jié)構(gòu)的產(chǎn)生，相關(guān)的加工技術(shù)將發(fā)生本質(zhì)性的變化，新的加工工藝亦將誕生。

　　相關(guān)鏈接

　　我國芯片制造技術(shù)現(xiàn)狀及差距

　　集成電路芯片制造技術(shù)是指完成集成電路芯片制造過程的一系列特定的加工工藝技術(shù)。這一系列技術(shù)包括：掩模制造、氧化、摻雜、外延、光刻、刻蝕、互連等多項技術(shù)，而每一項技術(shù)之中又包含若干子技術(shù)。

　　當(dāng)前，世界上規(guī)模化生產(chǎn)的集成電路芯片制造工藝已經(jīng)進(jìn)入0.13μm線寬，最先進(jìn)的集成電路廠商已經(jīng)開始大規(guī)模采用90nm線寬的集成電路芯片制造技術(shù)，65nm線寬的工藝技術(shù)已經(jīng)趨于實用化。

　　國內(nèi)集成電路芯片制造技術(shù)水平與世界先進(jìn)水平相差巨大。由于早期我國的集成電路生產(chǎn)廠走的是小而全、大而全的道路，從設(shè)計開始，既有芯片生產(chǎn)線，又有封裝線，有的還包括制版、外延甚至拉單晶等。經(jīng)過多年發(fā)展，這種狀況目前得到了很大的改善，一批大型集成電路生產(chǎn)企業(yè)逐步建成。2003年，我國8英寸晶片廠在全球占有率提高至10%～12%，我國集成電路芯片制造業(yè)已經(jīng)出露端倪。

　　近年在全球市場興旺發(fā)展的大潮的帶動下，我國集成電路產(chǎn)業(yè)投資加劇，國際合作的大環(huán)境促進(jìn)了產(chǎn)業(yè)向我國大陸轉(zhuǎn)移，中芯國際、上海華宏NEC等大型芯片制造企業(yè)已經(jīng)具備大模集生產(chǎn)集成電路的能力。目前，我國8英寸晶片制造產(chǎn)能快速擴(kuò)充，主流制造工藝水平已經(jīng)達(dá)到0.18μm。2004年9月，中芯國際0.1μm/12英寸生產(chǎn)線在北京落成，現(xiàn)在已經(jīng)投產(chǎn)運行，這條生產(chǎn)線是我國目前水平最高的生產(chǎn)線，已經(jīng)步入世界主流。雖然我國集成電路芯片制造業(yè)近年來大規(guī)模發(fā)展，但不容忽視的是，生產(chǎn)過程中所用到的設(shè)備基本都是從國外進(jìn)口。以光刻機(jī)為例，以上所提到的生產(chǎn)線中的光刻機(jī)基本都是從歐美和日本進(jìn)口，尤其是0.5μm以下的光刻機(jī)百分之百都來自國外。

　　在“十五”計劃期間，國家安排了集成電路專用設(shè)備重大科研專項，包括100nm分辨率集成電路光刻機(jī)、等離子刻蝕機(jī)和大傾角離子注入機(jī)，目前相關(guān)設(shè)備的研究已經(jīng)取得成果。

　　測試技術(shù)：高檔測試系統(tǒng)不斷成熟

　　芯片可測性設(shè)計技術(shù)進(jìn)一步完善，測試環(huán)節(jié)分散化

　　隨著集成電路產(chǎn)品生命周期越來越短，產(chǎn)品的上市時間周期要求更加苛刻，新的設(shè)計和制造技術(shù)的引入速度加快，現(xiàn)有的以內(nèi)建測試單元為代表的可測性設(shè)計技術(shù)將實現(xiàn)本質(zhì)性變化。這些變化主要表現(xiàn)為電路中測試環(huán)節(jié)數(shù)目將增加，電路測試將體現(xiàn)在電路制造的每一環(huán)節(jié)之中，從設(shè)計、生產(chǎn)直至封裝，每一個環(huán)節(jié)均與測試密不可分，分散化的測試將變得更加簡捷。

　　高檔測試系統(tǒng)將實現(xiàn)對大規(guī)模、高速電路的并行測試

　　為滿足高速、高密度、SoC、ASIC等新型芯片的測試要求，測試系統(tǒng)的制造工藝、設(shè)備結(jié)構(gòu)、部件性能均得到提高。新技術(shù)、新器件的使用，提高了測試系統(tǒng)的速度和性能，測試系統(tǒng)將實現(xiàn)高速、高密度、高通用性，可以完成對大規(guī)模、高速電路的并行多器件快速并行測試。但是，這類設(shè)備將是價格昂貴、體積龐大的大型設(shè)備。

　　測試設(shè)備所占比重加大，集成電路測試成為獨立領(lǐng)域

　　由于集成電路的測試在生產(chǎn)過程中的比重增加，生產(chǎn)過程中測試設(shè)備的采用數(shù)量亦將大幅度增加，加之生產(chǎn)過程完成之后，仍需對產(chǎn)品進(jìn)行成測，測試系統(tǒng)在集成電路專用設(shè)備中所占的比重加大。這將給電路生產(chǎn)商帶來成本上的負(fù)擔(dān)，同時也為測試與芯片制造、封裝分離，向獨立的方向發(fā)展提供了空間。

　　當(dāng)今，集成電路封裝測試已經(jīng)開始向各自獨立、自成領(lǐng)域的方向發(fā)展，在未來5～10年內(nèi)，集成電路測試將徹底完成這一過程，集成電路生產(chǎn)過程將徹底細(xì)分為“電路設(shè)計、芯片制造、電路封裝、電路測試”四大領(lǐng)域。

　　相關(guān)鏈接

　　我國芯片制造技術(shù)現(xiàn)狀及差距

　　集成電路芯片制造技術(shù)是指完成集成電路芯片制造過程的一系列特定的加工工藝技術(shù)。這一系列技術(shù)包括：掩模制造、氧化、摻雜、外延、光刻、刻蝕、互連等多項技術(shù)，而每一項技術(shù)之中又包含若干子技術(shù)。

　　當(dāng)前，世界上規(guī)模化生產(chǎn)的集成電路芯片制造工藝已經(jīng)進(jìn)入0.13μm線寬，最先進(jìn)的集成電路廠商已經(jīng)開始大規(guī)模采用90nm線寬的集成電路芯片制造技術(shù)，65nm線寬的工藝技術(shù)已經(jīng)趨于實用化。

　　國內(nèi)集成電路芯片制造技術(shù)水平與世界先進(jìn)水平相差巨大。由于早期我國的集成電路生產(chǎn)廠走的是小而全、大而全的道路，從設(shè)計開始，既有芯片生產(chǎn)線，又有封裝線，有的還包括制版、外延甚至拉單晶等。經(jīng)過多年發(fā)展，這種狀況目前得到了很大的改善，一批大型集成電路生產(chǎn)企業(yè)逐步建成。

　　2003年，我國8英寸晶片廠在全球占有率提高至10%～12%，我國集成電路芯片制造業(yè)已經(jīng)出露端倪。近年在全球市場興旺發(fā)展的大潮的帶動下，我國集成電路產(chǎn)業(yè)投資加劇，國際合作的大環(huán)境促進(jìn)了產(chǎn)業(yè)向我國大陸轉(zhuǎn)移，中芯國際、上海華宏NEC等大型芯片制造企業(yè)已經(jīng)具備大模集生產(chǎn)集成電路的能力。

　　目前，我國8英寸晶片制造產(chǎn)能快速擴(kuò)充，主流制造工藝水平已經(jīng)達(dá)到0.18μm。2004年9月，中芯國際0.1μm/12英寸生產(chǎn)線在北京落成，現(xiàn)在已經(jīng)投產(chǎn)運行，這條生產(chǎn)線是我國目前水平最高的生產(chǎn)線，已經(jīng)步入世界主流。雖然我國集成電路芯片制造業(yè)近年來大規(guī)模發(fā)展，但不容忽視的是，生產(chǎn)過程中所用到的設(shè)備基本都是從國外進(jìn)口。以光刻機(jī)為例，以上所提到的生產(chǎn)線中的光刻機(jī)基本都是從歐美和日本進(jìn)口，尤其是0.5μm以下的光刻機(jī)百分之百都來自國外。

　　在“十五”計劃期間，國家安排了集成電路專用設(shè)備重大科研專項，包括100nm分辨率集成電路光刻機(jī)、等離子刻蝕機(jī)和大傾角離子注入機(jī)，目前相關(guān)設(shè)備的研究已經(jīng)取得成果。

　　封裝技術(shù)：封裝與組裝走向融合

　　多種封裝方式共存，主流封裝方式將轉(zhuǎn)變

　　現(xiàn)今的新型封裝方式將演變成主流封裝方式，未來5～10年內(nèi)以BGA/PGA等方式封裝的集成電路產(chǎn)品不會消失，而芯片級封裝(CSP)、晶片級封裝(WLP)、多芯片/三維立體封裝(MCP/3D)等將成為主流封裝方式，更先進(jìn)的封裝方式如系統(tǒng)級封裝(SIP)等將會進(jìn)入實用化。

　　多管腳、高可靠性電路封裝方式將產(chǎn)生

　　隨著諸如CPU、SoC等高端電路產(chǎn)品的高度發(fā)展，集成電路輸入輸出管腳數(shù)目將急劇增加，運行頻率的增加對信號時間延遲的要求將更為苛刻。為適應(yīng)這類產(chǎn)品的需求，新型的封裝方式將誕生，新型的封裝方式的封裝管腳數(shù)目將達(dá)到數(shù)千只水平，信號延遲再度降低、散熱性能增強(qiáng)、抗惡劣環(huán)境等性能再度提高。此類新型封裝方式適用于最高端的集成電路產(chǎn)品，代表著最高水平的封裝技術(shù)，但因成本等因素還不能成為主流。

　　芯片表面貼裝成為實用技術(shù)

　　隨著系統(tǒng)集成和新技術(shù)的發(fā)展，集成電路芯片將開始不再通過封裝過程而直接裝配在電路基板上，倒裝芯片(FCIP)技術(shù)將是最早實現(xiàn)這一形式的實用技術(shù)，其他新型的表面貼裝封裝方式將會誕生，但仍不會大規(guī)模進(jìn)入主流封裝領(lǐng)域。各種新型封裝技術(shù)促使集成電路封裝工序與整機(jī)/模塊裝配工藝的前端工序漸漸融合，這種變化使傳統(tǒng)的封裝與組裝的界線和區(qū)別消失，涵蓋封裝和組裝的新興領(lǐng)域?qū)Q生。

　　相關(guān)鏈接

　　我國封裝技術(shù)現(xiàn)狀及差距

　　集成電路封裝包括中測、劃片、燒結(jié)、引線鍵合、裝架、封裝成形和封裝性能測試等。封裝工序?qū)呻娐房偝杀尽⑿阅芗翱煽啃跃哂兄匾挠绊?。封裝主要完成以下三個方面的任務(wù)：晶片中測與切割、引線鍵合、封裝成形。

　　封裝技術(shù)的發(fā)展主要體現(xiàn)在封裝方式的發(fā)展上，其先進(jìn)性可以從封裝方式得到體現(xiàn)。進(jìn)入21世紀(jì)以來，新型的封裝方式不斷出現(xiàn)，其中以芯片級封裝(CSP)、多芯片/三維立體封裝(MCP/3D)、晶片級封裝(WLP)等幾項新型封裝技術(shù)最為引人注目，這幾種新型的封裝方式代表著當(dāng)今封裝技術(shù)的最先進(jìn)水平。除此之外，諸如系統(tǒng)級封裝(SIP)等下一代封裝技術(shù)也由專家和研發(fā)機(jī)構(gòu)提出，相關(guān)的基礎(chǔ)研究已經(jīng)開展。

　　目前，國際上各類先進(jìn)封裝設(shè)備在封裝方式、封裝速度和封裝可靠性等方面均可滿足大規(guī)模、快變化的工業(yè)生產(chǎn)需要，而且大有向?qū)I(yè)設(shè)備寡頭化發(fā)展的趨勢，如日本TOWA株式會社就是目前世界上最大的集成電路封裝設(shè)備及精密模具的專業(yè)生產(chǎn)廠家，主要產(chǎn)品已占到世界市場的40%。

　　近些年來，我國半導(dǎo)體專用設(shè)備行業(yè)在封裝設(shè)備方面的開發(fā)和設(shè)備國產(chǎn)化方面有了一定的進(jìn)展，典型設(shè)備包括：銅陵三佳公司研制的集成電路塑封模具、塑封壓機(jī)；振華集團(tuán)建新分公司研制的塑封壓機(jī)；中電集團(tuán)45所研制的全自動引線鍵合機(jī)和全自動芯片鍵合機(jī)等。

　　經(jīng)過多年的努力，雖然在某些單臺集成電路專用設(shè)備上，我國內(nèi)地一些單位在研發(fā)上填補了我國在封裝設(shè)備領(lǐng)域的空白，但無論在設(shè)備先進(jìn)性還是在整體規(guī)模方面，距離滿足大工業(yè)化生產(chǎn)的要求還有很大的差距，距離世界先進(jìn)設(shè)備的水平相差更遠(yuǎn)，而且內(nèi)地封裝技術(shù)發(fā)展速度明顯緩慢。內(nèi)地的集成電路封裝大廠基本是外資、臺資的合資。