意法半導體研制成功世界第一顆90nm制造技術(shù)的多標準硬盤驅(qū)動器物理層知識產(chǎn)權(quán)芯片

意法半導體（紐約證券交易所：STM）今天宣布該公司采用90nm制造工藝的（多接口PHY）物理層接口IP（知識產(chǎn)權(quán)）單元研制成功，這是世界上第一個支持串行ATA（SATA）磁盤驅(qū)動器以及Serial Attached SCSI (SAS)、Fibre Channel和PCI Express串口標準應(yīng)用的宏單元，ST的工程師準備在系統(tǒng)級芯片(SoC)內(nèi)集成這個單元以及其它功能，使驅(qū)動器制造商可以制造銷售一個能夠在多個驅(qū)動器內(nèi)工作的IC，從而降低產(chǎn)品成本。
ST目前正在實施和驗證90nm接口的設(shè)計，為今年下半年系統(tǒng)級芯片產(chǎn)品向90nm技術(shù)升級做準備，新技術(shù)的優(yōu)點是功耗更低、產(chǎn)品尺寸更小。為了最大限度地縮短新產(chǎn)品的上市時間，降低新款ASIC的開發(fā)成本，制造商必需提前準備好經(jīng)過驗證的IP單元。此外，新的宏單元的多標準性能針對不同市場可以提高設(shè)計驗證的速度，同時因為優(yōu)化了工程設(shè)計資源，它還能降低制造商的產(chǎn)品成本。
對這個新接口的第一顆芯片所進行的初步評估顯示，產(chǎn)品性能非常優(yōu)異，總抖動時間（確定、隨機）少于50ps（微微秒）。
這一出色性能歸功于一個新的時基信號發(fā)生器，該發(fā)生器集成一個諧波PLL（鎖相環(huán)），把抖動時間縮短到最低限度（低于2 ps），并在每種工作環(huán)境內(nèi)提供很高的噪聲抑制比。
ST現(xiàn)有的SATA310 ‘硬宏’單元采用0.13微米制造工藝，被集成在硬盤驅(qū)動器的控制器ASIC內(nèi)，而新MIPHY則擴展了SATA310的功能，達到了SATA規(guī)范的全部要求，而且測試結(jié)果證明它還支持所有的其它品牌的SATA兼容產(chǎn)品。ST通過與戰(zhàn)略伙伴客戶密切合作，本著解決他們的特殊需求的目標，開發(fā)出了這個新的IP單元。 該公司計劃在2005年下半年推出的下一代90nm系統(tǒng)芯片中集成這個MIPHY宏單元。
這些物理層宏單元執(zhí)行高速串行以及串行到并行的轉(zhuǎn)換功能，為鏈接層提供20位寬的并行接口。在串行ATA應(yīng)用中，宏單元能夠執(zhí)行主機或設(shè)備兩種功能中的任何一個，而且無需增加外圍組件即可驅(qū)動外部信號。

市場標準說明
串行ATA是取代并行ATA(PATA)的ATA接口標準，它的優(yōu)點是速度更高，功率更低。不過，新標準直到最近才被臺式機和筆記本電腦的硬盤驅(qū)動器所采納。
SAS 是一個基于SATA和SCSI協(xié)議的新的點到點接口標準，支持各種規(guī)格的不同性價比的產(chǎn)品，數(shù)據(jù)傳輸速率在1.5到3.0Gb/s之間，可以擴展傳統(tǒng)的并行SCSI接口。
PCI Express是專門為企業(yè)計算機、臺式計算機、便攜電腦和嵌入式計算機平臺設(shè)計的高性能的通用串行互連技術(shù)，該標準極大地擴展了傳統(tǒng)PCI并行總線的功能，同時維持了與現(xiàn)有PCI編程模型的兼容性。