ST公布下一代低功耗45nm CMOS設計平臺
加入技術交流群
意法半導體公布了該公司的45nm (0.045微米) CMOS設計平臺，在這個平臺上，客戶可以為低功耗的無線和便攜通信應用設備開發(fā)下一代系統(tǒng)芯片(SoC)產(chǎn)品。
與采用65nm技術的設計相比，ST的低功耗創(chuàng)新工藝結合多個閾值晶體管，將芯片面積縮減一半。同時，新工藝將處理速度提高了20%，在正常工作模式下，泄漏電流降低二分之一，在保持模式下，泄漏電流降低到幾分之一。后一項將給便攜產(chǎn)品的設計人員帶來巨大的好處，因為電池電量的使用時間是便攜產(chǎn)品設計需要考慮的一個重要的因素。
ST在完成一個高集成度的45nm SoC 演示芯片的設計或流片時使用了這個最先進的45nm低功耗CMOS平臺。這個芯片設計包含一個先進的雙核CPU系統(tǒng)和相關的存儲器分層結構，采用了在45nm工藝節(jié)點上將高性能和低功耗合二為一所需的復雜的低功耗方法。
新的低功耗設計平臺充分利用了45nm工藝技術的多功能和模塊化特點，該平臺是在法國格勒諾布爾近郊Crolles的ST研發(fā)中心開出來發(fā)的，并在Crolles2聯(lián)盟的300mm晶圓制造廠接受了產(chǎn)品驗證。
“提前使用低功耗的45nm CMOS技術對于市場領先的制造廠商開發(fā)新的無線和便攜消費電子產(chǎn)品特別是下一代的3G和4G手持多媒體終端至關重要，” 意法半導體制造和技術研發(fā)執(zhí)行副總裁Laurent Bosson表示，“在ST的低功耗45nm CMOS平臺上開發(fā)的芯片能夠讓應用設計具有極高的性能同時還有很低的功耗?！?/P>
與其它的準備部署的45nm設計平臺一樣，ST的低功耗45nm工藝含有進行高密度和高性能設計所需的全部先進模塊。這些重要模塊包括：蝕刻最重要圖形層的193nm浸沒式光刻技術、潛溝道隔離及晶體管應力技術、先進的采用毫秒退火方法的結工程、超低K的內(nèi)部銅層電介材料、準許降低互連線電容的技術。此外，還有兩個單元庫：一個是為高性能優(yōu)化的，另一個是為低功耗優(yōu)化的?？傊撈脚_為設計人員提供了豐富的設計選擇。
通過與Cadence、Mentor Graphics、Synopsys和Magma等主要EDA廠商的研發(fā)部門合作，ST的45nm設計平臺受到業(yè)內(nèi)主要的CAD工具的全面支持，由于開發(fā)環(huán)境是技術人員熟悉的工業(yè)標準工具，ST的客戶可以立即著手設計先進的系統(tǒng)芯片解決方案。
評論