瑞薩松下開發(fā)45nm傳統(tǒng)CMOS片上SRAM技術

  

　　瑞薩科技公司與松下電器產(chǎn)業(yè)有限公司宣布共同開發(fā)出一種可以使45nm工藝傳統(tǒng)CMOS*1的SRAM（靜態(tài)隨機存取存儲器）穩(wěn)定工作的技術，這種SRAM可以嵌入在SoC（系統(tǒng)級芯片）器件和微處理器（MPU）當中。采用這種技術的512Kb SRAM的實驗芯片的測試已經(jīng)得到證實，可以在寬泛的溫度條件下（-40℃－125℃）穩(wěn)定工作，而且在工藝發(fā)生變化時具有較大的工作電壓范圍裕量。采用45nm CMOS工藝生產(chǎn)的用于實驗的SRAM芯片集成了兩種不同的存儲單元設計，一個元件面積僅有0.327μm2，另一個的元件面積為0.245μm2——這是全球最小的水平。更小的存儲單元是利用減少處理尺寸裕量實現(xiàn)的。

　　這一技術進展的細節(jié)將在正在舊金山舉行的2007國際固態(tài)電路會議（ISSCC 2007）的第18分組會議的18.3論文時段進行宣講。該創(chuàng)新具有重大意義，因為SRAM是用于嵌入式控制應用的SoC和MPU的十分重要的片上功能?；ハ嗝艿内厔菰谟?，這些應用正變得更加復雜，需要更多的SRAM，正如半導體工藝的縮小使生產(chǎn)適當設備功能所需的可穩(wěn)定工作的SRAM變得更加困難那樣。采用新的制造技術生產(chǎn)的45n  
m工藝SRAM將有助于以低成本實現(xiàn)高性能的芯片，因為它使用傳統(tǒng)CMOS而不是硅絕緣體（SOI）材料這一比較昂貴的方法。

　　解決了不可避免的柵極電壓變化所引起的問題

　　隨著LSI制造工藝的不斷進步，進一步的小型化使晶體管特性發(fā)生了更大的變化，尤其是柵極限電壓（Vth）*2，它可能影響SRAM的工作。Vth的變化有兩種形式。全面的Vth變化會出現(xiàn)在逐芯片或逐晶圓的情況下，晶體管形狀會隨柵極長度和柵極寬度不同等出現(xiàn)細微的差別。因此，它會在芯片中顯示出同方向的偏差。以前全面Vth的變化是SRAM設計人員不得不克服主要挑戰(zhàn)。

　　相比之下，本機Vth變化是由半導體中的雜質狀態(tài)的波動引起的，甚至在同樣形狀的相鄰晶體管中也會出現(xiàn)。因此，它是隨機發(fā)生的且沒有方向性。隨著晶體管小型化的進展，本機Vth變化的問題首先出現(xiàn)在90nm工藝中。這是采用45nm工藝的嵌入式SRAM應用所必須面對的一個主要挑戰(zhàn)。

　　半導體行業(yè)一直在積極推進實現(xiàn)穩(wěn)定SRAM工作的技術進步。不過，影響45nm工藝的Vth變化問題需要技術上的進一步發(fā)展。瑞薩科技與松下共同開發(fā)了兩種元件，采用了6晶體管型SRAM存儲單元解決方案。一個是可對Vth變化進行自動調(diào)整的讀輔助電路。另一個是采用分層結構電源布線的寫輔助電路。

　　新型讀輔助電路的補償功能采用了一種被動元件電阻功能，類似于存儲單元的布局功能。由于存儲單元變化和阻值的波動被聯(lián)系在一起，從而減少了Vth變化的影響。這種補償功能可以自動地調(diào)整與溫度和工藝變化有關的電壓。因此，即使在溫度增加和工藝變化條件下存儲單元電氣特性的對稱性降低的情況下，也可以保證各種工作條件下存儲單元讀操作的穩(wěn)定性。

　　新型寫輔助電路在存儲單元的柱式單元電源線中增加了更精細的電源線（劃分為8條），在某種意義上寫操作所需的隔離只在必要的地方執(zhí)行。而且，它可實現(xiàn)分層結構的電源布線。這將減少關鍵區(qū)域的電源線電容，有助于在高速時將電源線電位降到低電位。實驗芯片的測量表明，與沒有采用上述技術的SRAM設計相比，即使在最差壞條件（－40℃，最小工作電壓和最差工藝條件）下，新型寫輔助電路也可以顯著改善SRAM的寫速度。