嵌入式系統(tǒng)中從串配置FPGA的實現(xiàn)

　　本文主要論述在ARM嵌入式系統(tǒng)中如何實現(xiàn)FPGA從串配置的方法，將系統(tǒng)程序及配置數(shù)據(jù)存儲在系統(tǒng)Flash中，利用ARM的通用I/O口產(chǎn)生配置時序，省去專用的配置PROM。

　　文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4480X，FPGA采用xilinx

　　公司spartan3E系列中的XC3S100E，詳細討論FPGA的從串配置的時序，同時論述S3C4480X從串配置spartan3E系列FPGA的軟、硬件實現(xiàn)方法。實踐證明，該方法在成本、體積、靈活性上均具有優(yōu)勢，將此方法應(yīng)用在嵌入式系統(tǒng)中具有很強的實用價值。

　　引言

　　基于ARM微處理器技術(shù)的應(yīng)用已經(jīng)得到了廣泛、深入的應(yīng)用，包括工業(yè)控制領(lǐng)域、網(wǎng)絡(luò)應(yīng)用、消費類電子產(chǎn)品、成像和安全產(chǎn)品等領(lǐng)域。

　　FPGA通過把設(shè)計生成的數(shù)據(jù)文件配置到芯片內(nèi)部的SRAM完成其邏輯功能，具有可重復(fù)編程性，可靈活實現(xiàn)各種邏輯功能，F(xiàn)PGA的這種特性使其在現(xiàn)代電子系統(tǒng)設(shè)計中得到了廣泛應(yīng)用。

　　基于SRAM工藝的FPGA是易失性的，系統(tǒng)掉電后SRAM內(nèi)的數(shù)據(jù)將全部丟失，需要外接ROM保存其配置數(shù)據(jù)，系統(tǒng)每次上電時必須重新配置數(shù)據(jù)才能正常工作。通常設(shè)計時采用兩種方案保存SRAM內(nèi)的數(shù)據(jù)，一是使用專用的PROM，Xilinx公司的XCFxx系列PROM提供FPGA的配置時序，上電時自動加載PROM中的配置數(shù)據(jù)到FPGA的SRAM中;另一種是在含有微控制器的系統(tǒng)中，如嵌入式系統(tǒng)，采用其他非易失性存儲器來存儲配置數(shù)據(jù)，如EEPROM、FLASH等，微控制器模擬FPGA的配置時序?qū)OM中的數(shù)據(jù)置入FPGA中。與前面一種方案相比，在對成本和體積敏感的系統(tǒng)中，該方案更適用。

　　從串配囂原理

　　1.從串配置原理

　　Xilinx公司的Spartan3E系列FPGA采用90nm工藝的2.5V低電壓FPGA芯片，高性能、低功耗、可無限次編程。XC3S100E總門數(shù)達10萬門，可采用從串、主串、從并、主并、JTAG等方式進行配置，與從串配置相關(guān)的引腳功能及配置如下：

　?、費[2：O]：配置模式選擇位。M2，M1，M0均接上拉電阻，即M[2：O]=111時為從串模式。

　?、贑CLK：配置時鐘位，由微處理器提供，上升沿有效。

　?、跠IN：串行數(shù)據(jù)輸入位。

　　④DOUT：串行數(shù)據(jù)輸出位，用于菊花鏈?zhǔn)脚渲谩?/P>

　　⑤)PROG_B：低電平異步復(fù)位FPGA內(nèi)部邏輯位。內(nèi)部配置Memory完全復(fù)位后，該引腳指示高電平，此時才能配置FPGA。

　?、?INIT_B：由低電平到高電平跳變時，采樣配置模式選擇位M[2：0]，確定配置方式;配置過程中若出現(xiàn)配置錯誤，INIT_B將呈現(xiàn)低電平。

　?、逥ONE：復(fù)位時為低電平，配置成功，則為高電平。

　　2.微處理器從串配置FPGA的時序

　　FPGA的配置過程：

　　①系統(tǒng)上電后，將PROG_B置為低電平，復(fù)位FPGA內(nèi)部邏輯重新配置FPGA，延時100 μs充分復(fù)位內(nèi)部邏輯后，將PROG_B置為高電平。

　　②INIT_B保持低電平，將PROG_B置高電平大于300ns后，F(xiàn)PGA將INILB置為高電平，在INIT_B由低向高跳變的瞬間，采樣配置模式選擇位M[2：0]，采用從串配置模式。

　?、跢PGA采樣配置模式后，微處理器開始配置FPGA時鐘CCLK和數(shù)據(jù)，在CCLK的每個上升沿，每bit數(shù)據(jù)被傳入到DIN，數(shù)據(jù)字節(jié)先發(fā)低位，再發(fā)高位，配置過程中若發(fā)生錯誤，則INIT_B呈現(xiàn)低電平。

　?、芩信渲脭?shù)據(jù)傳送完成，CRC校驗無誤，則DONE呈現(xiàn)高電平，否則為低電平。

　?、軩ONE為高后，F(xiàn)PGA釋放全局三態(tài)(GTS)，激活I(lǐng)O管腳，釋放全部置位復(fù)位(GSR)和全局寫使能(GWE)有效，開始執(zhí)行配置區(qū)里的邏輯。

　　微處理器從串配置FPGA的時序如圖1所示。

　　3.配置文件產(chǎn)生的方法

　　用Xilinx公司提供的開發(fā)工具ISE8.1將工程經(jīng)過綜合、映射、布局、布線后產(chǎn)生編程文件，編程文件有.bit、.bin、.mcs、.tek、.hex等格式，其中.bit格式用作JTAG下載，其他幾種格式用作專用PROM編程。系統(tǒng)產(chǎn)生配置文件時首先按照產(chǎn)生專用PROM編程文件的方法產(chǎn)生.bin文件，然后將該bin文件轉(zhuǎn)換成ASC Il碼文件存儲，并且各個字節(jié)之間用逗號分隔，最后把該配置數(shù)據(jù)存放在系統(tǒng)程序的一個頭文件的數(shù)組Config_data_array[]中，作為系統(tǒng)程序源代碼的一部分，和其它程序一起編譯。

　　硬件設(shè)計

　　ARM微處理器S3C44BOX片內(nèi)集成ARM7TDMI核，同時集成了豐富的外圍功能模塊，內(nèi)部增加的8K高速緩;中器大大提高了性能。S3C44BOX可訪問256MB的地址空間，最高運行頻率達66MHz，包含4M Flash程序存儲器，XC3S100E從串配置程序和配置文件都固化于其中保存，該FIash支持低電壓寫入(1.65～3.3V)。SDRAM具有8M的運行空間，系統(tǒng)在直接運行Flastl時速度非常慢，通常將Flash中的代碼搬到SDRAM中運行。

　　S3C4480X與XC3S100E接口主要是PROG_B、lNIT_B、DONE、CCLK、DIN五根信號線，硬件接口電路如圖2所示，其中VCC33表示3.3V，VCC25表示2.5V。

　　軟件設(shè)計

　　1.軟件設(shè)計流程圖

　　系統(tǒng)軟件設(shè)計流程圖如圖3所示，采用C語言編程。

　　2.在S3C44BOX中實現(xiàn)配置時序

　　Xilinx公司的每個特定型號的FPGA器件，其配置文件大小是相同的，跟FPGA內(nèi)部邏輯設(shè)計的復(fù)雜度無關(guān)，Spartan3E系列的10萬門FPGA