三相、三輸出控制器節(jié)省了POL轉(zhuǎn)換器的占用空間

背景


大多數(shù)嵌入式系統(tǒng)都通過(guò)48V背板來(lái)供電。該電壓通常被降壓至一個(gè)較低的中間電壓（12V或5V），以向系統(tǒng)內(nèi)部的電路板架輸送功率。然而，這些電路板上的大多數(shù)子電路或IC都要求以0.8～3.3V的電壓進(jìn)行供電（在幾十毫安到幾十安培的電流條件下）。因此，需要采用負(fù)載點(diǎn)（POL）DC/DC轉(zhuǎn)換器，把12V或5V電壓降至子電路或IC所要求的期望電壓和電流水平。


由于在這些系統(tǒng)中，空間和冷卻很受重視，因此所有的POL轉(zhuǎn)換器都必需緊湊且高效，這一點(diǎn)極為重要。此外，許多微處理器和數(shù)字信號(hào)處理器（DSP）還需要一個(gè)內(nèi)核電源和一個(gè)輸入/輸出（I/O）電源，這些電源必須在啟動(dòng)期間進(jìn)行排序。設(shè)計(jì)師不得不考慮上電和斷電操作期間內(nèi)核和I/O電壓源的相對(duì)電壓和定時(shí)，以與制造商的規(guī)格相符。如果未進(jìn)行正確的電源排序，就有可能出現(xiàn)閉鎖或電流消耗過(guò)大的情況，從而導(dǎo)致微處理器的I/O端口或某個(gè)支持器件（例如存儲(chǔ)器、可編程邏輯器件PLD、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA或數(shù)據(jù)轉(zhuǎn)換器）的I/O端口受損。為了確保在給內(nèi)核電壓施加正確的偏置之前不對(duì)I/O負(fù)載進(jìn)行驅(qū)動(dòng)，內(nèi)核電源電壓和I/O電源電壓的跟蹤是必不可少的。


對(duì)于任何給定的DC/DC轉(zhuǎn)換器，盡管啟動(dòng)和停機(jī)跟蹤可在外部實(shí)現(xiàn)，但電源排序要求將因系統(tǒng)的不同而存在差異。這些解決方案包括可通過(guò)可編程接口或外部元件進(jìn)行配置的專用標(biāo)準(zhǔn)產(chǎn)品（ASSP），基于可編程微控制器的解決方案和FPGA解決方案。


人們希望在電壓不斷下降的情況下增加電流，這種日漸增長(zhǎng)的需求將繼續(xù)推動(dòng)電源開(kāi)發(fā)活動(dòng)的開(kāi)展。該領(lǐng)域的許多成果都可歸功于功率轉(zhuǎn)換技術(shù)的進(jìn)步，特別是電源IC和功率半導(dǎo)體器件的改善。一般說(shuō)來(lái)，這些元件是通過(guò)允許在幾乎不影響功率轉(zhuǎn)換效率的前提下提高開(kāi)關(guān)頻率來(lái)增強(qiáng)電源性能的。通過(guò)降低開(kāi)關(guān)和通態(tài)損耗、并實(shí)現(xiàn)高效散熱，便可做到這一點(diǎn)。不過(guò)，由于輸出電壓呈逐漸下降之勢(shì)，因而給這些因素施加了更大的壓力，這又帶來(lái)了重大的設(shè)計(jì)難題。

多相拓?fù)浣Y(jié)構(gòu)


對(duì)于由兩個(gè)或更多的轉(zhuǎn)換器來(lái)處理單個(gè)輸入的拓?fù)浣Y(jié)構(gòu)（各轉(zhuǎn)換器彼此同步，但以不同的鎖定相位來(lái)運(yùn)行），“多相”被認(rèn)為一個(gè)“一般術(shù)語(yǔ)”。這種方法減小了輸入紋波電流、輸出紋波電壓和總RFI特征信號(hào)，并可提供高電流單路輸出或多個(gè)具有完全穩(wěn)定的輸出電壓的較低電流輸出。它還允許采用較小的外部元件，對(duì)于單片式器件而言，這將增加輸出電流能力，因?yàn)榭梢院苋菀椎匕讯鄠€(gè)較小的MOSFET做在“芯片之上”。而且，其額外的好處是改善了熱管理。


多相、單輸出電路被稱為PolyPhase(多相)電路，而多輸出、單輸入電源則被視作最基本的多相。多相拓?fù)浣Y(jié)構(gòu)可被配置為“降壓型”、“升壓型”、甚至“正激式”，但“降壓型”配置往往是更加普遍的應(yīng)用。一般而言，控制器解決方案適用于較高的功率（通常高于15～20W），并需要采用外部分立MOSFET。


因此，多相操作在必需生成一個(gè)高電流輸出的場(chǎng)合使用（比如用于替代“磚”型DC/DC轉(zhuǎn)換器），而多相操作則在需要多個(gè)具有不同電壓的輸出（例如，用于小型系統(tǒng)中的FPGA或處理器電源的2.xV和1.xV）的場(chǎng)合中使用。


多功能IC提供了最佳的靈活性


如果跟蹤和排序性能欠佳，則會(huì)對(duì)嵌入式系統(tǒng)中的器件造成無(wú)法補(bǔ)救的損壞。FPGA、PLD、ASIC、DSP和微處理器通常在內(nèi)核與I/O電源之間布設(shè)二極管，用作ESD保護(hù)元件。如果電源違犯了跟蹤要求并對(duì)保護(hù)二極管施加了正向偏壓，則器件有可能受損。


電源排序、跟蹤和多輸出電壓軌已成為DC/DC轉(zhuǎn)換器模塊的常見(jiàn)功能；然而，這些功能在DC/DC控制器IC中則并不多見(jiàn)。不過(guò)，最近出現(xiàn)了一些新產(chǎn)品，比如凌力爾特近期推出的三相、三輸出同步降壓型控制器LTC3773，該器件具有上述的全部3種電源管理功能。而其最大的與眾不同之處還在于其快速瞬態(tài)響應(yīng)、一個(gè)可實(shí)現(xiàn)至系統(tǒng)時(shí)鐘的同步的鎖相環(huán)（PLL）和一個(gè)高準(zhǔn)確度基準(zhǔn)。


此外，LTC3773還是一款高效、三相DC/DC控制器，能夠處理高達(dá)36V的輸入，并支持0.6～5V的單、雙或三輸出電壓，每相可提供15A以上的電流?？梢园哑渲械膬上噙B接起來(lái)，以作為一個(gè)30A輸出；在該場(chǎng)合中，可使兩個(gè)通道反相運(yùn)作，以最大限度地減小輸入電容器上的應(yīng)力。所有三個(gè)通道還能夠調(diào)節(jié)單個(gè)輸出，以提供超過(guò)45A的電流?？梢圆捎谩氨壤被颉爸睾稀迸渲脕?lái)對(duì)每個(gè)通道進(jìn)行單獨(dú)跟蹤；還可借助極少的外部元件來(lái)順序地啟用和停用各通道。當(dāng)全部三個(gè)通道均被停用時(shí)，控制器一般僅消耗18μA電流（在停機(jī)模式中）。在輕負(fù)載條件下，LTC3773可工作于突發(fā)模式Burst Mode（以最大限度地提升效率）、強(qiáng)制連續(xù)模式（恒定頻率操作以實(shí)現(xiàn)最低的紋波）或脈沖跳躍模式（作為前兩種運(yùn)作模式的折衷方案）。


開(kāi)關(guān)頻率可被鎖相至一個(gè)160～700kHz的外部信號(hào)源，或利用PLLFLTR引腳上的一個(gè)DC電壓來(lái)設(shè)定。還提供了220kHz、400kHz和560kHz的典型引腳可選頻率。不管在哪一種場(chǎng)合中，CLKOUT引腳都將以通道1的開(kāi)關(guān)頻率為基準(zhǔn)而把工作頻率表示為0