便攜式產(chǎn)品的單芯化成為趨勢

　　市場需求和技術支撐組成了便攜式產(chǎn)品走向全面單芯化的雙重推動力。用于便攜式產(chǎn)品的SoC正在大規(guī)模地包容包括ADC和PLL在內(nèi)的模擬電路，單芯化設計有助于減少元件數(shù)量、芯片占板面積、BOM以及芯片功耗等。

　　集眾多數(shù)字和模擬技術與一身的手機芯片是單芯化設計趨勢的一個縮影。一個集成了基帶、RF收發(fā)器、SRAM和PMU的SoC就幾乎組成一個完整的手機芯片方案。TI、英飛凌、NXP和高通已經(jīng)陸續(xù)推出了多個面向2G、2.5G和3G的單芯片方案。

　　即便是作為手機附屬功能，Wi-Fi和AM/FM接收器的單芯片也已經(jīng)面世。9月Broadcom公司采用65納米CMOS工藝率先制造出802.11n單芯片方案BCM4322。Silicon Laboratories在今年3月推出了單芯片的AM/FM接收器Si473x系列，大幅度減少了芯片體積和元器件數(shù)，隨后又在最近率先在Si4734/35芯片中增加了短波接受的能力。Si473x用CMOS工藝把DSP與射頻集成在單芯片上，DSP用作解碼RDS（Radio Data System），一個8位MCU作為控制單元。Si473x因為采用了內(nèi)置DSP的數(shù)字低中頻架構，從而實現(xiàn)一些傳統(tǒng)模擬架構產(chǎn)品無法做到的功能，例如：頻段內(nèi)完全自動化的數(shù)字調(diào)諧能力，包含1kHz步進頻率和可選擇式通道帶寬濾波器。

　　但是混合了數(shù)字/模擬信號的SoC正在面臨生產(chǎn)工藝上的進退維谷。生產(chǎn)數(shù)字電路的CMOS工藝已經(jīng)從90nm 過度到65nm，并且正在向45nm前進。隨著生產(chǎn)工藝的提高，數(shù)字電路的驅(qū)動電壓已經(jīng)降到1V以下，通過降低驅(qū)動電壓，能夠降低功耗，這在便攜式產(chǎn)品領域是大勢所趨。雖然模擬電路也在向130nm和90nm的工藝發(fā)展，驅(qū)動電壓一路從2.5V降到1.8V，甚至是1.2V/1V。但是模擬電路驅(qū)動電壓越低，電路越難驅(qū)動，尤其是運算發(fā)大器一旦降到1V以下，工作的穩(wěn)定性就難以保障。

　　業(yè)界已經(jīng)提出幾種設計混合信號電路的方法，包括：數(shù)/模芯片分離，模擬工藝分離法和改變模擬芯片架構的新的模擬技術。數(shù)/模芯片分離法將模擬和數(shù)字的電路分離，并通過SiP的方法封裝在一起，ADI公司去年10月推出一款WiMax芯片組，將同樣采用180nm制造的ADC/DAC和RF收發(fā)器集成，基帶處理器采用90nm工藝生產(chǎn)。新的模擬芯片架構是將目前基于電壓的運算和控制的方法轉(zhuǎn)向基于時間的處理，TI已經(jīng)采用類似的DRP（數(shù)字射頻處理）技術設計出集成基帶和RF收發(fā)器的手機單芯片。除了TI，包括英飛凌在內(nèi)的其他幾家公司都在將單芯片的制造工藝推向65nm甚至45nm。