基于DSP Builder的VGA接口設計

　　摘 要：本文給出了基于Altera DSP Builder平臺下VGA接口的系統(tǒng)級設計方法。該接口模塊可利用NiosⅡ進行靈活地控制和配置。文中在CycloneⅡ DSP平臺上實現了該設計并驗證了設計的有效性。

　　關鍵詞：VGA;DSP Builder;SOPC;行頻;場頻

　　引言

　　隨著電子技術的發(fā)展，VGA(視頻圖形陣列)接口出現在很多嵌入式平臺上，用于圖像信息的實時顯示等。在某些情況下，設計者希望通過普通的顯示器或投影儀觀測FPGA內部的一些矢量信號，即把帶VGA接口的顯示器當作示波器使用等，這就需要對數據進行處理，使之能夠在顯示器上實時顯示。

　　本文基于DSP Builder的VGA接口設計方法，對VGA接口時序和系統(tǒng)設計需求進行了介紹，并在硬件平臺下實現一維與二維信號的顯示。

　　VGA接口標準

　　VGA顯像原理

　　顯示器通過光柵掃描的方式，電子束在顯示屏幕上有規(guī)律地從左到右、從上到下掃描。在掃描過程中，受行同步信號控制，逐點往右掃，完成一行掃描的時間倒數為行頻;同時又在行同步脈沖期內回到屏幕的左端，從上往下形成一幀，在垂直方向上受場同步信號控制，完成一幀的時間倒數為場頻。圖像的顯示過程即為在電子束掃描過程中，將地址與圖像的像素依次對應，每一個被尋址的像素只獲得其自身的控制信息，而與周圍的像素不發(fā)生干擾，從而可以顯示穩(wěn)定的圖像。

　　VGA接口是顯示卡上輸出模擬信號的接口，也叫D-Sub接口。這種接口上面共有15個針孔，分成3排，每排5個，通過模擬VGA接口顯示圖像的工作原理，將計算機內部以數字方式生成的顯示圖像信息，通過顯卡中的ADC轉變?yōu)镽、G、B三基色信號和行、場同步信號，通過電纜傳輸到顯示設備中。

　　VGA時序

　　VGA的時序包括水平時序和垂直時序，且兩者都包含的時序參數有：水平(垂直)同步脈沖、水平(垂直)同步脈沖結束到有效顯示數據區(qū)開始之間的寬度(后沿)、有效顯示區(qū)寬度、有效數據顯示區(qū)結束到水平(垂直)同步脈沖寬度開始之間的寬度(前沿)。水平有效顯示區(qū)寬度與垂直有效顯示區(qū)寬度邏輯與的區(qū)域為可視區(qū)域，其他區(qū)域為消隱區(qū)。

　　一行或一場的時序信息如圖1所示。

　　圖1 行/場時序圖

　　根據目前的顯示器性能參數，以LG 505E為例，其最大分辨率已可達到1024