基于IIC1.0的時鐘芯片應(yīng)用程序設(shè)計(jì)

　　摘要：在對串行實(shí)時時鐘芯片X1203內(nèi)部結(jié)構(gòu)和工作特性作基本介紹的基礎(chǔ)上，設(shè)計(jì)出用單片機(jī)的通用I/O口線虛擬I2C總線來實(shí)現(xiàn)與時鐘芯片的串行接口電路以及利用虛擬I2C總線軟件包VIIC設(shè)計(jì)時鐘芯片1203的應(yīng)用程序。

　　關(guān)鍵詞：單片機(jī) 實(shí)時時鐘 虛擬I2C總線

　　實(shí)時時鐘是微機(jī)測控系統(tǒng)中的一個重要組成部分。美國Xicor公司推出的串行接口實(shí)時時鐘芯片X1203提供備用電源輸入引腳，使器件能用非可重新充電電池任務(wù)用電源。該芯片以其體積小、功耗低、使用簡單、接口容易、與單片機(jī)連線少為主要特點(diǎn)，同時具有較高的精度，能很好滿足微機(jī)測控系統(tǒng)的求。下面具體介紹該芯片的內(nèi)部結(jié)構(gòu)、工作特性、與51系列單片機(jī)接口設(shè)計(jì)實(shí)例以及如何利用虛擬I2C總線軟件包VIIC來設(shè)計(jì)實(shí)時時鐘芯片X1203的應(yīng)用程序。

1 X1203內(nèi)部結(jié)構(gòu)和工作特性

X1203是帶時鐘、日歷和2個鬧鐘報(bào)警的實(shí)時時鐘。雙端口時鐘和報(bào)警寄存器使時鐘即使在讀寫操作期間也能精確地工作，時鐘/日歷提供了可通過一組寄存器進(jìn)行控制和讀出的功能；時鐘使用32.768kHz晶體輸入，以秒、分、時、日、星期、月和年為單位跟蹤時間，具有閏年校正，并能對小于31天的月自動進(jìn)行調(diào)整；2個鬧鐘（報(bào)警）即中斷輸出，輸出脈沖重復(fù)率可以從1次/min～1次/年，支持I2C總線的2線接口，具有400kHz的數(shù)據(jù)傳送速率和內(nèi)部切換電路的輔助電源輸入端，可靠性高，電源電壓從2.5～6V實(shí)時時鐘均能正常工作。

X1203的內(nèi)部結(jié)構(gòu)如圖1所示，由電源控制、振蕩器、分頻器、時鐘控制寄存器（CCR）、控制邏輯電路、移位寄存器等組成。

1.1 X1203的封裝形式和引腳說明

X1203有8引腳SOIC和8引腳TSSOP 2種封裝形式，引腳排列如圖2所示。

    SCL：串行時鐘引腳，用于使所有數(shù)據(jù)隨時鐘同步輸入器件和從器件輸出。此引腳上的輸入緩沖器總是激活的（不選通）。

SDA：串行數(shù)據(jù)引腳，用于把數(shù)據(jù)送入器件和從器件送出數(shù)據(jù)。它具有漏極開路的輸出，可以與其它漏極開路或集電極開路輸出端進(jìn)行線“或”。輸入緩沖器總是激活（不選通）。漏極開路輸出要求使用上拉電阻。

VBACK：備用電源引腳，向器件提供備用電源電壓，在VCC電源出現(xiàn)故障時向器件提供電源。

IRQ：中斷信號輸出引腳。引信號通知處理器，報(bào)警已發(fā)生并請求動作，是漏極開路的低電平有效輸出端。

X1、X2：反向放大器的輸入和輸出端引腳，可以在X1端接受外部32.768kHz的方波基準(zhǔn)或配置為片內(nèi)振蕩器。

電源控制電路由引腳Vcc和引腳VBACK輸入，當(dāng)Vcc<VBACK-0.2V時，電源控制電路切換到VBACK，當(dāng)VCC超過VBACK時，它將切換回到VCC。{{分頁}}

1.2 時鐘/控制寄存器（CCR）

時鐘/控制寄存器（CCR）分為5個部分：

①報(bào)警寄存器0（Alarm0）為8字節(jié)，字節(jié)地址為0000H～0007H；

②報(bào)警寄存器1（Alarm1）為8字節(jié)，字節(jié)地址為0008H～000FH；

③控制寄存器（Control）為1字節(jié)，字節(jié)地址為0011H；

④實(shí)時時鐘（RTC）為8字節(jié)，字節(jié)地址為0030H～0037H；

⑤狀態(tài)寄存器（Status）為1字節(jié)，字節(jié)地址為0003FH；

其中①～③為非易失性的E2PROM，而④、⑤為易失性的SRAM。CCR的映像如表1所列。

表1 CCR映像

實(shí)時時鐘（RTC）使用外部32.768kHz石英晶體來保持年、月、日、時、分和秒的精確的內(nèi)部表示。RTC具有閏年校正和世紀(jì)字節(jié)。上電后，直到至少有1字節(jié)寫入RTC寄存器時，時鐘才開始計(jì)數(shù)。啟動讀命令并指定對應(yīng)于實(shí)時時鐘（RTC）寄存器的地址可以讀RTC，也可以通過寫RTC寄存器來設(shè)置時間和日期。2個報(bào)警寄存器，其內(nèi)容模仿RTC的內(nèi)容，只是增加了使能位并去除了24小時時間選擇位。通過使能位和實(shí)時寄存器的設(shè)置，可以確定報(bào)警時間。

控制寄存器中位IM為方式控制位。

①IM=0（正常方式）。RTC與Alarm0寄存器設(shè)置的內(nèi)容匹配時，將自動置位狀態(tài)寄存器的AL0位。如果控制寄存器的AL0E位也為“1”，則輸出IRQ信號將變?yōu)橛行?；如果AL0E為“0”，則AL0位被置位，IRQ信號保持不變。RTC與Alarm1寄存器設(shè)置的內(nèi)容匹配時自動置位AL1位。如果AL1E也為“1”，則輸出IRQ信號將變?yōu)橛行?；如果AL1E為“0”，則AL1位被復(fù)位，IRQ信號保持不變。

②IM=1（脈沖中斷方式）。此方式不使用位AL0E和AL1E，Alarm1的工作如前，RTC與Alarm1寄存器設(shè)置的內(nèi)容匹配時將自動置位AL1位，機(jī)必須通過查詢AL1位以決定是否發(fā)生了報(bào)警。Alarm0提供輸出響應(yīng)，RTC與Alarm0寄存器設(shè)置的內(nèi)容匹配時，輸出IRQ脈沖1次，脈沖寬度約為30ms。所有的Alarm0寄存器使能選項(xiàng)均可使用，從而實(shí)現(xiàn)非常靈活的長時間循環(huán)觸發(fā)器。

1.3 串行通信接口

X1203支持I2C總線接口。I2C總線是一個十分完善的多主系統(tǒng)總線，總線上可以掛接多個MCU，因此有4種工作方式：主發(fā)送、主接收、從發(fā)送、從接收。下面介紹的單個MCU系統(tǒng)，只用到I2C總線的主方式，即主發(fā)送與主接收。目前，帶有I2C總線接口的MCU只有少數(shù)廠家的個別產(chǎn)品，運(yùn)用單片機(jī)的通用I/O口來虛擬I2C總線接口，可以很好地解決與X01203的接口問題。圖3為X1203與51系列單片機(jī)的接口。X1203的SCL為串行移位時鐘輸入，P3.6與SCL相連以產(chǎn)生模擬時鐘信號；SDA為串行數(shù)據(jù)輸入輸出，P2.7與SDA相連以實(shí)現(xiàn)主器件51系列單片機(jī)與從器件X1203的數(shù)據(jù)通信。

51系列單片機(jī)對X1203有讀寫兩種操作。寫操作包括字節(jié)寫和頁寫（1次寫8字節(jié)連續(xù)地址單元），讀操作包括當(dāng)前地址讀、隨機(jī)地址讀和順序讀。具體格式如圖4所示。順序讀以當(dāng)前地址讀或隨機(jī)地址讀啟動，但主器件接收到第1個數(shù)據(jù)字節(jié)后不是結(jié)束讀周期，而是以應(yīng)答做出響應(yīng)。這時讀操作的地址計(jì)數(shù)器自動增量，允許在1次操作期間內(nèi)順序讀出整個存儲的內(nèi)容。{{分頁}}

2 運(yùn)用虛擬I2C總線軟件包VIIC設(shè)計(jì)時鐘芯片X1203的應(yīng)用程序

由于I2C總線協(xié)議的復(fù)雜性和操作管理的特殊性，在擴(kuò)展I2C外圍器件時，如果還要在了解I2C總線協(xié)議、操作原理的基礎(chǔ)上，采用直接方式進(jìn)行I2C總線外圍器件的應(yīng)用程序設(shè)計(jì)，就會使得I2C總線應(yīng)用程序的設(shè)計(jì)難度很大，也使I2C總線推廣應(yīng)用較慢。因此，迫切需要推出I2C總線的應(yīng)用軟件平臺，使大家不必了解I2C總線就能設(shè)計(jì)I2C總線應(yīng)用程序。下面介紹如何運(yùn)用虛擬I2C總線軟件包VIIC 1.0來設(shè)計(jì)時鐘芯片X1203的應(yīng)用程序。

軟件包VIIC實(shí)現(xiàn)非介入性操作，接口界面是軟件包應(yīng)用時唯一的觸及面。VIIC1.0的接口界面為數(shù)據(jù)讀寫子程序RDNBYT/WRNBYT，因此RDNBYT/WRNBYT的調(diào)用操作命令，以及滿足調(diào)用操作的初始化操作3的條命令為VIIC的應(yīng)用界面，即：

MOV SLA，#SLAR/SLAW ；總線上節(jié)點(diǎn)尋址并確定傳送方向

MOV NUMBYT，#N ；確定傳送字節(jié)數(shù)N

LCALL RDNBYT/WRNBYT； 讀/寫操作調(diào)用

2.1 設(shè)定時鐘芯片當(dāng)前值

將時鐘芯片當(dāng)前值設(shè)定為2002、3、20、星期三、18：28：38

①將VIIC1.0裝入程序存儲器中。

②根據(jù)硬件電路及資源分配，將VIIC1.0中的符號單元賦值如下：

VSDA EQU P3.7 ；用P3.7虛擬SDA

VSCL EQU P3.6 ；用P3.6虛擬SCL

SLA EQU 60H ；60H為尋址字節(jié)存放單元

NUMBYT EQU 61H ；61H為傳送字節(jié)數(shù)據(jù)存放單元

MTD EQU 40H ；40H為發(fā)送緩沖區(qū)首地址

MRT EQU 50H ；50H為接收緩沖區(qū)首地址

③設(shè)定時鐘芯片當(dāng)前值子程序設(shè)計(jì)。設(shè)時鐘芯片當(dāng)前值設(shè)定子程序名為SJSD。SJSD的程序清單如下：

VSDA EQU P3.7

VSCL EQU P3.6

SLA EQU 60H

NUMBYT EQU 61H

MTD EQU 40H

SJSD:MOV 40H,#00H ;將狀態(tài)寄存器的高位地址、

MOV 41H，#3FH ；低位地址以及要寫入狀態(tài)

MOV 42H，#02H ；寄存器的值依次裝入發(fā)送緩沖區(qū)

MOV SLA，#0