FPGA在語音存儲(chǔ)與回放系統(tǒng)中的應(yīng)用

　　1 引言

　　隨著數(shù)字信號(hào)處理器、超大規(guī)模集成電路的高速發(fā)展，語音記錄技術(shù)已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語音數(shù)據(jù)有些存儲(chǔ)在硬盤中，有些存儲(chǔ)在帶有掉電保護(hù)功能的RAM或FLASH存儲(chǔ)器中。筆者介紹的語音存儲(chǔ)與回放系統(tǒng)，未使用專用的語音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語音信號(hào)的數(shù)字化處理，即實(shí)現(xiàn)語音的存儲(chǔ)與回放。

　　2 系統(tǒng)總體結(jié)構(gòu)

　　數(shù)字化語音存儲(chǔ)與回放系統(tǒng)的基本工作原理是將模擬語音信號(hào)通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號(hào)，再通過控制器控制存儲(chǔ)在存儲(chǔ)器中;回放時(shí)，由FPGA控制將數(shù)據(jù)從存儲(chǔ)器中讀出，然后通過數(shù)模轉(zhuǎn)換器(D/A)轉(zhuǎn)換成模擬信號(hào)，經(jīng)放大后由揚(yáng)聲器輸出。本設(shè)計(jì)方案系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示。

　　3 各部分電路設(shè)計(jì)

　　3.1 音頻前置放大器

　　聲音通過傳聲器轉(zhuǎn)換成微弱的電信號(hào)(mV級(jí))，必須進(jìn)行放大才能經(jīng)A/D轉(zhuǎn)換送入單片機(jī)?？刹捎脤Ｓ玫囊纛l前置放大器。本系統(tǒng)采用頻帶寬、噪聲低、失真小的NE5534芯片，如圖2所示。

　　3.2 帶通濾波器(BPF)

　　本系統(tǒng)選用有源帶通濾波器，由運(yùn)算放大器OP07組成。其中心頻率f0=1 kHz，通帶為300 Hz～3.4 kHz。如圖3所示。

　　3.3 A/D轉(zhuǎn)換器

　　帶通濾波器的輸出信號(hào)經(jīng)采樣保持(LF398)后送A/D轉(zhuǎn)換電路進(jìn)行抽樣和量化，將模擬信號(hào)轉(zhuǎn)換成8 bit數(shù)字信號(hào)。本系統(tǒng)選用AD7820芯片。

　　AD7820有2種工作模式，由MODE決定：當(dāng)MODE接高電平時(shí)芯片工作在WR模式下;當(dāng)接低電平時(shí)工作在RD模式下。本系統(tǒng)將芯片設(shè)置在WR模式的S-A方式(最簡(jiǎn)單的方式)下，即：MODE接高電平，RD和CS持續(xù)接低電平。當(dāng)WR變低時(shí)開始轉(zhuǎn)換，在WR上升沿的700 ns后，轉(zhuǎn)換數(shù)據(jù)被輸出。

　　本系統(tǒng)采樣頻率fs=250 kHz，字長(zhǎng)8 bit。 AD7820為高速、微型、單通道A/D轉(zhuǎn)換器，采用逐次比較技術(shù)，轉(zhuǎn)換時(shí)間1.36μs，轉(zhuǎn)換范圍0～5 V，使用單電源+5 V供電。逐次比較使用31個(gè)比較器，1個(gè)高4位ADC和1個(gè)低4位ADC，輸入信號(hào)被抽樣電路追蹤和保持;有專門ADC輸出接口設(shè)計(jì)，可與任何端口連接而不需要接口路基電路。所有的數(shù)字信號(hào)輸出使用鎖存與三態(tài)緩沖電路，使其可直接與微處理器的數(shù)據(jù)總線和系統(tǒng)的輸入端口相連接。

　　3.4 D/A轉(zhuǎn)換器

　　語音回放需將存儲(chǔ)的數(shù)字信號(hào)通過D/A轉(zhuǎn)換器轉(zhuǎn)換成語音模擬信號(hào)。本系統(tǒng)選用DAC0808，其為8 bitD/A集成電路芯片，滿量程輸出需要150 ns，用