TI新型 LVDS 收發(fā)器支持用于消費(fèi)類應(yīng)用的時(shí)鐘頻率

　　日前，德州儀器 (TI) 宣布推出一款 14 位低電壓差分信號(hào) (LVDS) 串行器/解串器(SERDES)，其顯著節(jié)約了消費(fèi)類電子產(chǎn)品的系統(tǒng)成本與板級(jí)空間。該器件無需外接鎖相環(huán) (PLL) 組件即可支持 10 MHz ～ 100 MHz 范圍的 PLL，非常適用于各種要求雙向數(shù)據(jù)流的消費(fèi)類應(yīng)用，如可讀、寫數(shù)據(jù)的存儲(chǔ)器卡等。 （更多詳情，敬請(qǐng)參見：www.ti.com/sc05149）

　　SN75LVDT1422 全雙工 SERDES 在同一器件中集成了 14 位串行器及 14 位解串器（但每項(xiàng)工作均獨(dú)立進(jìn)行），從而不僅縮小了系統(tǒng)空間，而且還精減了組件數(shù)。該串行器可接受 14 條晶體管－晶體管邏輯 (TTL) 輸入線路，并可生成兩組 LVDS 高速串行流以及一組 LVDS 時(shí)鐘信號(hào)；而解串器則可接受三組 LVDS 輸入信號(hào)，其中包括兩組高速串行流以及一組 LVDS 時(shí)鐘信號(hào)，并可提供 14 組 TTL 數(shù)據(jù)信號(hào)以及一個(gè) TTL 時(shí)鐘。LVDT1422 可針對(duì)差分 LVDS 輸入提供三個(gè)端接電阻器，從而最小化成本與板級(jí)空間，同時(shí)還可實(shí)現(xiàn)更佳的總體信號(hào)完整性。

 
　　其它關(guān)鍵特性與優(yōu)勢(shì)