基于FPGA的串行Flash擴(kuò)展實(shí)現(xiàn)

　　1 引言

　　FPGA憑借其方便靈活、可重復(fù)編程等優(yōu)點(diǎn)而日益被廣泛應(yīng)用;閃速存儲(chǔ)器(Flash Memory)以其集成度高、成本低、使用方便等優(yōu)點(diǎn)，在眾多領(lǐng)域中也獲得了廣泛應(yīng)用。在現(xiàn)代數(shù)字電路設(shè)計(jì)中。經(jīng)常需要保存大量數(shù)據(jù)，而Flash存儲(chǔ)速度快、體積小、功耗低且價(jià)格低廉，可在線電擦寫，信息在掉電后不會(huì)丟失，因此成為設(shè)計(jì)人員的首選。

　　2 M25P80的介紹

　　Flash是一種具有電可擦除的可編程ROM，可以分為兩大類：并行Flash和串行Flash。并行Flash存儲(chǔ)量大，速度快;而串行Flash存儲(chǔ)量相對(duì)較小，但體積小，連線簡(jiǎn)單，可減小電路面積，節(jié)約成本，二者各有其優(yōu)缺點(diǎn)，可依據(jù)實(shí)際需要選取。本文開發(fā)的系統(tǒng)對(duì)速度的要求不是很高，而對(duì)電路板的面積要求則較為苛刻，因此系統(tǒng)設(shè)計(jì)選用了串行FlashM25P80。

　　M25P80是意法半導(dǎo)體推出的一款高速8 Mbit串行Flash，共由16部分組成，每一部分有256頁(yè)，每頁(yè)有256個(gè)字節(jié)。M25P80具有先進(jìn)的寫保護(hù)機(jī)制，讀取數(shù)據(jù)的最大時(shí)鐘速率為40 MHz。M25P80的工作電壓范圍為2.7 V～3.6 V，具有整體擦除和扇區(qū)擦除、靈活的頁(yè)編程指令和寫保護(hù)功能，數(shù)據(jù)保存至少20年，每個(gè)扇區(qū)可承受100 000次擦寫循環(huán)。并行Flash封裝通常需要28個(gè)以上的引腳，因此，額外支出大，而M25P80采用SO8封裝，需要的引腳數(shù)較少，從而節(jié)省了電路板空間，功率、系統(tǒng)噪聲和整體成本等都會(huì)大幅度降低，既經(jīng)濟(jì)又實(shí)用。

　　圖1為M25P80的引腳排列，其中Vcc和Vss分別為電源和地，其他6個(gè)引腳均可直接與FPGA的I/O引腳相連;寫保護(hù)引腳W和HOLD掛起引腳，用于數(shù)據(jù)保護(hù)和空閑模式的低功耗運(yùn)行，若不用可將其置為高電平;S為片選信號(hào)，為低電平時(shí)表示器件被選中，否則工作在待機(jī)狀態(tài);Q為串行數(shù)據(jù)輸出，數(shù)據(jù)在時(shí)鐘的下降沿輸出Flash器件;D為串行數(shù)據(jù)輸入，包括傳輸指令、地址和輸人數(shù)據(jù)，輸入信號(hào)在時(shí)鐘的上升沿鎖存Flash器件中。C為串行時(shí)鐘，由FPGA提供時(shí)鐘。由于時(shí)鐘信號(hào)速率較高，所以在PCB布線時(shí)要特別注意減少干擾，最好采用地線屏蔽。

　　3 M25P80的指令操作

　　M25P80共有12條操作指令，所有指令都是8位，操作時(shí)先將片選信號(hào)(S)拉低選中器件，然后輸入8位操作指令字節(jié)，串行數(shù)據(jù)在片選信號(hào)S拉低后的第一個(gè)時(shí)鐘的上升沿被采樣，M25P80啟動(dòng)內(nèi)部控制邏輯，自行完成相應(yīng)操作。指令后有時(shí)需輸入地址字節(jié)，必要時(shí)還要加入啞讀字節(jié)，最后操作完畢后再將片選信號(hào)拉高。下面簡(jiǎn)單介紹幾條最常用的指令操作。

　　3.1 寫使能指令

　　頁(yè)面編程時(shí)，在寫寄存器或者擦除之前，必須先使用寫使能指令設(shè)置寄存器的寫使能位。在上電或?qū)懯鼓軣o效指令操作，以及頁(yè)面編程、寫寄存器及擦除指令完成時(shí)，該寫使能位復(fù)位。寫使能指令的時(shí)序比較簡(jiǎn)單，指令0000 0110(06h)在片選信號(hào)拉低后的第一個(gè)時(shí)鐘的上升沿送入Flash，先輸入高位，指令輸入完成后立即拉高片選信號(hào)，否則Flash的保護(hù)機(jī)制則認(rèn)為是干擾信號(hào)而不執(zhí)行該指令。寫無效指令與寫使能指令類似，只是輸入的指令代碼為0000 0100(04h)。

　　3.2 讀/寫狀態(tài)寄存器

　　狀態(tài)寄存器在任何時(shí)候都可讀，即使在頁(yè)面編程、擦除或者寫寄存器時(shí)也可讀取寄存器，可被連續(xù)讀取狀態(tài)寄存器。片選信號(hào)拉低后立即送人8位的讀寄存器指令，接下來Flash將內(nèi)部寄存器的數(shù)值串行輸出，8位寄存器內(nèi)容反復(fù)輸出。

　　寫狀態(tài)寄存器的操作步驟：寫使能指令輸入完成后，拉高片選信號(hào)，F(xiàn)lash執(zhí)行讀使能指令設(shè)置寄存器。然后拉低片選信號(hào)，輸入寫寄存器指令和數(shù)據(jù)，隨后必須馬上拉高片選信號(hào)。

　　3.3 讀數(shù)據(jù)指令

　　片選信號(hào)拉低后，首先輸入8位讀數(shù)據(jù)指令，再輸入所要讀取內(nèi)容的24位首地址，地址指向的數(shù)據(jù)在時(shí)鐘的下降沿輸出。數(shù)據(jù)輸出后，地址自動(dòng)遞增，并指向下一個(gè)地址。傳輸下一個(gè)地址指向的數(shù)據(jù)，當(dāng)?shù)刂愤_(dá)到最高位后自動(dòng)轉(zhuǎn)向首地址000000h，如此循環(huán)，讀出Flash中的全部?jī)?nèi)容，直到片選信號(hào)拉高。讀數(shù)據(jù)指令時(shí)序如圖2所示。

　　3.4 頁(yè)面編程指令

　　在頁(yè)面編程之前，首先要輸入寫使能指令，F(xiàn)lash完成寄存器設(shè)置后片選信號(hào)拉低，輸入頁(yè)面編程指令，緊接著輸入編程地址和輸入數(shù)據(jù)。一次最多可輸入256字節(jié)數(shù)據(jù)，如果超出則只保留最后輸入的256字節(jié)。如果輸入的地址低8位不全為零，則從輸入的地址開始編程，編程至該頁(yè)最后，再?gòu)脑擁?yè)的起始位置開始編寫。數(shù)據(jù)輸人完畢后片選信號(hào)必須置高。否則不執(zhí)行頁(yè)面編程指令。頁(yè)面編程指令時(shí)序圖如圖3所示。

　　3.5 擦除指令

　　擦除指令將Flash中的0置為1，分為部分擦除和整體擦除兩種指令。整體擦除指令和寫使能指令類似。只是輸入的指令代碼不同，而部分擦除指令只需要在指令代碼后輸入需要擦除的地址即可，一次可擦除一塊。執(zhí)行這兩條指令之前，需要先執(zhí)行寫使能指令。

　　4 硬件實(shí)現(xiàn)

　　Flash正常工作時(shí)必須嚴(yán)格按照Flash的時(shí)序控制信號(hào)。首次使用Flash時(shí)一定要先進(jìn)行擦除操作，編程指令可以將1變?yōu)?。往Flash中寫入數(shù)據(jù)時(shí)，先將數(shù)據(jù)寫入FPGA的ROM中，然后在FPGA內(nèi)部根據(jù)Flash的頁(yè)面編程時(shí)序?qū)?shù)據(jù)寫入Flash中。選用Altera公司的FPGA，所需的ROM模塊可以直接調(diào)用QuartusII中的宏功能模塊，編寫一個(gè)控制模塊控制讀取ROM的時(shí)間及地址，并將數(shù)據(jù)按照Flash的時(shí)序送入Flash中.頁(yè)面編程的模塊圖如圖4所示。選用的Flash容量較大，一般FPGA沒有這么大的存儲(chǔ)空間，所以數(shù)據(jù)可分多次寫入。FPGA的ROM中的數(shù)據(jù)保存在.mif文件中，.mif由Matlab直接生成.mif文件，也可在QuartusII軟件中生成。

　　Flash中的數(shù)據(jù)只要按照讀時(shí)序要求就可以順利讀入FPGA中進(jìn)行運(yùn)算。在調(diào)試中，為了驗(yàn)證程序的正確性，可將從Flash中讀出的數(shù)據(jù)通過串口送到計(jì)算機(jī)，模塊圖如圖5所示。圖中的txmit為串口的發(fā)送端模塊圖，它負(fù)責(zé)將接收到的數(shù)據(jù)按照RS232C的時(shí)序格式輸出至計(jì)算機(jī)。flash_read模塊按照Flash的讀數(shù)據(jù)格式發(fā)出控制信號(hào)，并將從Flash讀出的數(shù)據(jù)按照字節(jié)打包送到txmit模塊。讀時(shí)序驗(yàn)證無誤后，去除txmit模塊，將由Flash讀出的數(shù)據(jù)送到其他模塊參與運(yùn)算。

{{分頁(yè)}}

　　需要注意的是，一些指令在操作完成后，需要留出一段時(shí)間Flash進(jìn)行數(shù)據(jù)處理，如寫寄存器周期(tw)為5 ms～15

　　ms，頁(yè)面編程周期(tpp)為1.4 ms～5 ms，部分擦除周期(tse)為1 s～3 s，而整體擦除周期(tBE)為10 s～20 s。這些指令輸入結(jié)束后拉高片選信號(hào)足夠長(zhǎng)的時(shí)間，也可以在執(zhí)行這些指令操作的同時(shí)讀取內(nèi)部寄存器值，以監(jiān)控上述周期是否結(jié)束。一旦檢測(cè)到指令執(zhí)行完畢則執(zhí)行后續(xù)操作，這樣可節(jié)省時(shí)間。如果忽略了Flash的處理時(shí)間則會(huì)發(fā)生錯(cuò)誤，導(dǎo)致Flash無法正確執(zhí)行指令。

　　5 結(jié)束語

　　數(shù)字電路設(shè)計(jì)中經(jīng)常需要使用大容量存儲(chǔ)器，串行Flash體積小、占用系統(tǒng)資源少、連線簡(jiǎn)單。隨著微電子技術(shù)的迅猛發(fā)展，F(xiàn)PGA在數(shù)字電路設(shè)計(jì)中所發(fā)揮的作用越來越大，廣泛應(yīng)用于系統(tǒng)實(shí)現(xiàn)及功能驗(yàn)證。利用FPGA直接控制flash接口時(shí)序，不僅節(jié)約了專用編程器的開支，而且方便靈活、便于移植。使用硬件描述語言編寫的接口時(shí)序，可重復(fù)利用，可移植性強(qiáng)。FPGA的靈活性和串行Flash的體積小的特點(diǎn)相結(jié)合，具有設(shè)計(jì)靈活、成本低廉、實(shí)用性強(qiáng)等優(yōu)勢(shì)，并具有重要的參考價(jià)值。