基于PowerPC的微型BootLoader在Linux中的應用

　　摘 要：本文介紹一款結構簡單、功能完善的微型BootLoader在Linux系統(tǒng)中的應用。它主要適用于PowerPC e300系列處理器，也能很容易地進行修改，以適應其他嵌入式處理器。

　　關鍵詞：Linux;嵌入式系統(tǒng);BootLoader;Genesis;DDR

　　引言

　　引導裝載程序(BootLoader)通常是在硬件上執(zhí)行的第一段代碼。雖然目前在Linux開源社區(qū)里有大量的引導裝載程序，但是對于很多嵌入式設備上的應用來說，這些引導裝載程序都顯得過于復雜和冗長。為此，本文專門針對PowerPC E300系列處理芯片，設計了一款小型BootLoader程序，并命名為Genesis。該程序結構簡單、功能完善，能很好地引導Linux內核以及文件系統(tǒng)。

　　環(huán)境要求及系統(tǒng)映像

　　硬件環(huán)境

　　本文中開發(fā)的硬件環(huán)境如下：處理器采用MPC83xx系列;內存采用512M的DDR2內存;閃存采用8MB的閃存;串口采用uart16550;波特率采用115200。

　　編譯環(huán)境

　　程序在mvl-linux、linux-kernal-2.6.10和gcc編譯器環(huán)境下編譯。

　　系統(tǒng)文件存放映像

　　Genesis程序存放在一塊閃存里面。對于小型的Linux系統(tǒng)，包括內核和文件系統(tǒng)都和裝載引導程序BootLoader一起編譯產生二進制文件，最后存放在閃存中，在上電之后搬移到內存執(zhí)行。圖1就是編譯產生的系統(tǒng)文件代碼在閃存中以及搬移到內存以后的示意圖。

　　圖1 系統(tǒng)文件映像

　　Genesis的實現(xiàn)

　　Genesis的主體結構

　　功能完善的引導裝載程序BootLoader必須經(jīng)過以下幾個步驟，即：初始化CPU;初始化內存，包括啟用內存庫、初始化內存配置寄存器等;初始化串行端口(如果在目標板上有的話);啟用指令/數(shù)據(jù)高速緩存;設置堆棧指針;設置參數(shù)區(qū)域并構造參數(shù)結構和標記(這是重要的一步，因為內核在標識根設備、頁面大小、內存大小以及更多內容時要使用引導參數(shù));打開/關閉看門狗;調用主體入口函數(shù);跳轉到內核的開始。

{{分頁}}

　　程序模型的建立

　　根據(jù)Genesis的主體架構，本文在程序體內分別建立了幾個最為重要的code程序：entry.S;board.c;cpu.c;console.c;main.c。這些程序的執(zhí)行順序如圖2所示。

　　圖2 程序執(zhí)行順序示意圖

　　程序設計

　　這里，entry.S是程序的入口。entry.S中的代碼全部是匯編指令。整個程序都圍繞這些匯編代碼展開。

　　cpu.c的功能是初始化CPU內核，CPU主要控制器以及系統(tǒng)時鐘控制器;board.c主要是初始化跟目標板密切相關的外圍設備，包括閃存、CPLD以及系統(tǒng)內存等;console.c是目標板的串口初始化程序，它對CPU的串口進行初始化，并配置串口的速率;main.c的功能就是引導Linux內核以及文件系統(tǒng)。

　　當CPU上電或者施加復位信號時，CPU通過讀取數(shù)據(jù)總線D[0：3l]上的值或根據(jù)內部的缺省常數(shù)D[0：31]=0x00000000，來確定它的狀態(tài)。如果CPU在讀取總線值時，信號引腳RSTCONF#為低電平，則硬件復位配置字(HRCW)從總線上讀取;若RSTCONF#為高電平，則HRCW選用內部的默認值。上電后，啟動存儲控制器CSO#(對應于閃存的片選信號)有效，選中閃存，CPU地址線上輸出硬件復位中斷向量對應的地址0x00000100，開始讀第1條指令。在Genesis中，這條指令對應于entry.S中_start：標號處。代碼段如下。

　　_start:

　　b boot_cold

　　boot_cold:

　　lis r4, DEFAULT_IMMR_ BASE@h

　　nop

　　boot_warm:

　　mfmsr r5

　　lis r3, IMMR_BASE@h

　　ori r3, r3, IMMR_BASE@l

　　stw r3, IMMR(r4)

　　接下來對CPU CORE進行初始化配置。首先是關閉CPU的看門狗。代碼如下：

　　xor r4, r4, r4

　　stw r4, SWCRR(r3)

{{分頁}}

　　屏蔽所有的中斷寄存器，并初始化高速緩存D-CACHE和I-CACHE：

　　.globl icache_enable

　　.globl icache_disable

　　.globl icache_status

　　.globl dcache_enable

　　.globl dcache_disable

　　.globl dcache_status

　　然后使用如下代碼重新映射閃存的絕對地址：

　　map_flash_by_law1:

　　remap_flash_by_law0:

　　在CPU內部開放的高速緩存區(qū)設置堆棧。未初始化設備外部DRAM之前，只能利用CPU內部的cache作為內存。下一步就可以進入第二階段的CPU初始化，即C語言環(huán)境：

　　setup_stack_in_data_cache_on_r1:

　　堆棧建立好以后，馬上進入步驟S1,它跳轉到cpu.c里面的cpu_init()函數(shù)。在這段代碼里面，配置所有的CPU控制寄存器。在匯編里面調用C函數(shù)語句是bl cpu_init。

　　當配置結束以后，進入步驟S2,指針返回到entry.S。緊接著執(zhí)行調用board_init函數(shù)，進入步驟S3,跳轉到board.c里面，執(zhí)行board_init()函數(shù)。在這個函數(shù)里面包括了幾個重要部分。

　　1)get_clocks()函數(shù)

　　初始化CPU的PLL和系統(tǒng)時鐘寄存器。

　　2 ) init_timebase()初始化計數(shù)器

　　3)初始化串口：serial_init (port,baudrate)

　　越早開通串口，對后面的工作越有好處。serial_init()調用的是console.c。對于E300內核的MPC83xx系列處理器，一般都提供兩組UART接口，支持RS232、UART16550、HDLC等應用。本文將UART1用作串行輸出接口，使用PC16550協(xié)議。由于后面很多調試都要依賴調試接口，因此，對串口的配置和初始化是比較重要的。這里主要是注意UART1和UART2的偏移地址分別是0x4500和0x4600，它們的波特率都是從CSB_CLK時鐘分頻得到的。

　　4) DDR RAM初始化：long int initdram (int board_type)

　　這是很重要的一個步驟。如果DDR RAM配置不對，那么后面的工作將無法進行。在目標板上用到了DDR2類型的內存條。這樣的設計可以動態(tài)調整使用內存的大小，也大大減少對DDR內存的配置工作。一般來說DDR內存條上都有一塊eeprom，是存儲基本DDR信息的。它提供了標準的I2C接口，供CPU來訪問。所以在本系統(tǒng)里，就是通過I2C來讀取DDR內存條上的基本信息，然后根據(jù)這些信息正確配置CPU的DDR控制器。I2C的驅動很容易在開源代碼里面找到，然后根據(jù)所使用的CPU稍微修改就可以。

{{分頁}}

　　DDR內存初始化完成以后，進入步驟S4,返回entry.S。然后執(zhí)行步驟S5,調用main.c里面的函數(shù)run_into_ram()，目的是實現(xiàn)代碼的搬移。調用entry.S里面的relocate_code()函數(shù)，執(zhí)行步驟S6，將代碼從閃存拷貝到DDR RAM里面：global relocate_code。

　　拷貝結束以后直接跳轉到main()函數(shù)：bl main。到這里，CPU和外部基本設備的初始化都完成了。接下來就可以正確引導Linux內核了。利用代碼拷貝，將存放于閃存的Linux內核拷貝到DDR RAM里面，然后直接跳轉到該地址，開始執(zhí)行步驟S7。

　　copy_code((void *)dest_addr,(void *)img_begin， img_end - img_begin);

　　jImage=(void (*)(void))dest_addr;

　　(*jImage)();

　　在程序流程圖里面還有步驟S8、S9。它們分別表示在Genesis和Linux下面執(zhí)行復位命令時候的指針跳轉方向。在復位時，程序都是返回entry.S，然后重新執(zhí)行。

　　結語

　　將按照流程設計并編譯好的bin文件下載到目標板，經(jīng)過測試，它能夠正確引導Linux內核和文件系統(tǒng)，實現(xiàn)了BootLoader的功能。為了使Genesis的功能更加豐富，還可進行一些補充性的開發(fā)，比如增加Genesis命令行編輯;添加設備地址空間的讀寫命令等?！?/P>

　　參考文獻

　　1.Programming Environments Manual for 32-Bit Implementations of the PowerPC Architecture, Rev. 3, Copyright 9/2005 by Freescale Semiconductor Corporation

　　2.e300 PowerPC Core Reference Manual, Rev. 1, Copyright 8/2005 by Freescale Semiconductor Corporation

　　3.MPC8360E PowerQUICC II Pro Integrated Host Processor Family Reference Manual, Rev. 1, Copyright 2006 by Freescale Semiconductor Corporation