視頻解碼器ADV7189B的應(yīng)用

視頻解碼器ADV7189B的應(yīng)用
The application of High Performance 12-bit Video Decoder ADV7189B
武警工程學院（西安）  尹小麗  張伯虎

摘要: 本文給出了應(yīng)用ADV7189B設(shè)計PCB布線的實例。
關(guān)鍵詞: 視頻解碼器；ADV7189B
2005年4月1日收到修改稿。

引言
ADI公司ADV7189B是一種高質(zhì)量、單片、多數(shù)據(jù)格式的視頻解碼器，它可以自動檢測并轉(zhuǎn)換與國際標準制式NTSC、PAL和SECAM兼容的一種標準模擬視頻基帶信號。ADV7189B的高級和高靈活的數(shù)據(jù)輸出接口使其能夠完成視頻解碼和基于系統(tǒng)的行同步時鐘轉(zhuǎn)換。該設(shè)備的應(yīng)用范圍非常廣，適用于各種具有模擬視頻特征的場合，如磁帶和廣播的來源、安全或監(jiān)視用的攝像機以及一些專門的系統(tǒng)。

ADV7189B
ADV7189B的功能方框圖如圖1所示。

圖1  ADV7189B功能框圖
ADV7189B的12bit精確A/D轉(zhuǎn)換提供了無可匹敵的高質(zhì)量視頻性能，在10bit輸出模式下允許調(diào)整10bit的分辨率。12個模擬輸入信道可接收標準的S-Video、YPrPb和復合視頻信號，AGC和鉗位復位電路允許輸入視頻信號的峰峰值范圍是0.5v-1.6v，并且可選擇的手動設(shè)置旁路。
ADCs的時鐘頻率是固定的54MHz，所有模式的數(shù)據(jù)通道允許非常精確的采樣和數(shù)字濾波。行鎖定時鐘輸出允許輸出的數(shù)據(jù)率、定時信號和輸出的時鐘信號同步、異步或是行長變動的行鎖定。輸出控制信號允許的無縫接口連接適合于任何應(yīng)用中。
ADV7189B模式建立在一個二線串行雙向端口上，并且與I2C兼容。ADV7189B采用3.3v CMOS工藝裝配，它的單片CMOS結(jié)構(gòu)保證了其良好的低功耗性能。
應(yīng)用ADV7189B的PCB布線
ADV7189B是一個高精確度、高速混合信號器件。為了最大限度的發(fā)揮其性能，好的PCB布線至關(guān)重要。
模擬接口輸入
在PCB板布線輸入時要特別謹慎，應(yīng)選擇最短路徑，盡可能使用75跡阻抗，如果跡阻抗不是75會增加反射的機會。
電源去耦
建議采用和的電容對電源去耦，每個電源引腳的去耦電容大小在0.5cm以內(nèi)。注意不要把電容放在PC板ADV7189B相對的一側(cè)，這樣會影響通路中的電阻性。旁路電容應(yīng)放置在電源層和電源引腳之間，使電流流經(jīng)電源層、電容再到電源引腳，而不是把電源層連接在電容和電源引腳之間。一般最好的方法是在電源下放一個容值在以下的電容墊。如圖2所示。

圖2  電源去耦電路
保持低噪聲和PVDD良好的穩(wěn)定性特別重要，要特別注意校準、濾波和去耦。最好對每一個模擬電路組（AVDD，DVDD，DVDDIO，PVDD）提供單獨的校準電源。
一些圖片控制器在有效時（有效圖片時間）和空閑時（水平和垂直同步期）使用不同的電源，這就導致提供給模擬電源調(diào)節(jié)器的電壓發(fā)生變化，反過來產(chǎn)生調(diào)節(jié)模擬電源電壓的變化量，可通過調(diào)整模擬電源電壓，或至少對PVDD采用不同的電源，如12V電源來減少這種變化。
對整個的電路板最好采用單獨的地層，這個地層應(yīng)該和PCB的模擬和數(shù)字部分留有一定的空間。如圖3所示。

圖3  PCB地層
經(jīng)驗表明，單地層的抗干擾性能要好于多地層的情況，因為多層地的每個層會形成很長的地環(huán)路干擾。
PLL鎖相環(huán)
鎖相環(huán)的放置要盡可能的靠近ELPF引腳，不要將數(shù)字或高頻器件放在鎖相環(huán)的附近，建議使用值有10%或更少的容差。
數(shù)字輸出（包括數(shù)據(jù)和時鐘）
數(shù)字輸出必須使用的跡線長度要最小。長跡線的電容高，所需的電流增大，就會產(chǎn)生更多的數(shù)字噪聲，而短跡線會減少反射的可能性。增加的串聯(lián)電阻可抑制反射，減少電磁干擾，減少ADV7189B內(nèi)電流的尖峰信號。使用的串聯(lián)電阻要盡可能的靠近ADV7189B的引腳，但不要為了使電阻靠的更近而增加路由或輸出跡線的長度。
如果可能最好限制每個數(shù)字輸出器件的電容值在以下，這可以通過減少跡線長度或?qū)⑤敵鲞B到唯一的器件上很容易的實現(xiàn)。輸出端加載過多的電容，會增加ADV7189B內(nèi)電流的瞬變，在電源上產(chǎn)生更多的數(shù)字噪聲。
數(shù)字輸入
ADV7189B設(shè)計的數(shù)字輸入只對3.3V信號起作用，不容許5V信號。如果5V的邏輯信號需要應(yīng)用到解碼器，必須增加額外的器件。
抗混疊干擾濾波器
由于輸入的視頻信號的帶寬不受限，經(jīng)過A/D轉(zhuǎn)換的視頻頻帶外的信號在頻帶內(nèi)發(fā)生混疊，在視頻輸出端造成干擾。ADV7189B的54MHz采樣頻率降低了對輸入濾波器的要求，為了優(yōu)化性能增加了抗混疊干擾濾波器。實現(xiàn)緩沖的低成本電路和所有模擬輸入信號的濾波電路如圖4所示。
緩沖器是一個使用單NPN晶體管的射極跟隨器?？够殳B干擾濾波器是個無源器件，這個無源器件是3dB、9MHz的巴特沃思濾波器。濾波器輸出端信號衰減通過ADV7189B的自動增益控制部分補償。濾波器的截止頻率必須小于1Hz，才能保證內(nèi)部鉗位的正常操作。鉗位保證視頻信號在5V的范圍內(nèi)。ADV7189B的典型應(yīng)用設(shè)計框圖如圖6所示。

圖4 所有模擬輸入信號的抗混疊干擾濾波電路

圖5  ADV7189B典型應(yīng)用設(shè)計框圖