一種高速并行FFT處理器的VLSI結(jié)構(gòu)設(shè)計(jì)

摘　要：在OFDM系統(tǒng)的實(shí)現(xiàn)中,高速FFT處理器是關(guān)鍵。在分析了基4按時(shí)域抽取快速傅立葉變換(FFT)算法特點(diǎn)的基礎(chǔ)上,研究了一種高性能FFT處理器的硬件結(jié)構(gòu)。此結(jié)構(gòu)能同時(shí)從四個(gè)并行存儲(chǔ)器中讀取蝶形運(yùn)算所需的4個(gè)操作數(shù),極大地提高了處理速度。此結(jié)構(gòu)控制單元簡(jiǎn)單,便于模塊化設(shè)計(jì)。經(jīng)硬件驗(yàn)證,達(dá)到設(shè)計(jì)要求。在系統(tǒng)時(shí)鐘為100MHz時(shí),1024點(diǎn)18位復(fù)數(shù)FFT的計(jì)算時(shí)間為13µs。

關(guān)鍵詞：FFT 蝶形單元 塊浮點(diǎn) 流水線

　　正交頻分復(fù)用OFDM(Orthogonal Frequency Division Multiplex)是近幾年興起的一種在無(wú)線信道上實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)男录夹g(shù)。它采用多載波調(diào)制技術(shù),其最大的特點(diǎn)是傳輸速率高,對(duì)碼間干擾和信道選擇性衰落 具有很強(qiáng)的抵抗能力。在OFDM系統(tǒng)中,各子載波的調(diào)制解調(diào)采用一個(gè)實(shí)時(shí)的快速傅立葉變換(FFT)處理器實(shí)現(xiàn),因此高速FFT處理器是OFDM系統(tǒng)實(shí)現(xiàn)中的一個(gè)重要因素。目前通用的FFT模塊可以達(dá)到的速度數(shù)量級(jí)為1024點(diǎn)16位字長(zhǎng)定點(diǎn)、塊浮點(diǎn)、浮點(diǎn)運(yùn)算在幾十到數(shù)百微秒量級(jí)[1],其中采用TI公司的DSP62XX定點(diǎn)系列達(dá)到66μs量級(jí)處理速度,新近的64XX在600MHz時(shí)鐘頻率下完成1024點(diǎn)定點(diǎn)FFT的時(shí)間僅需10μs。C6701浮點(diǎn)DSP在167MHz時(shí)鐘頻率下完成32位1024點(diǎn)浮點(diǎn)FFT的運(yùn)算時(shí)間需120μs[2]。而AD公司的ADSP-21160 SHARC在100MHz下完成需要90μs。但是如果僅用于FFT處理而廢棄其他功能性價(jià)比就很低。采用Xilinx公司的FFT IP核處理,也可以達(dá)到160MHz的工作頻率[3],但由于其采用固核,外圍引腳較多不利于使用,且不利于針對(duì)特殊要求進(jìn)行修改。

　　本文在分析了基4按時(shí)域分解的FFT算法特點(diǎn)的基礎(chǔ)上[4],提出了一種便于VLSI實(shí)現(xiàn)的FFT處理器結(jié)構(gòu)。處理器運(yùn)算單元的流水并行及操作數(shù)的并行讀寫保證了每個(gè)周期能夠完成一次蝶形運(yùn)算。而文獻(xiàn)[5～6]提出的地址映射算法不適用于本設(shè)計(jì)單蝶形運(yùn)算結(jié)構(gòu);文獻(xiàn)[7]中,尋址方案基于線形變換,但是需要復(fù)雜的位矩陣點(diǎn)積算法;文獻(xiàn)[8]方案做了改進(jìn),但仍然較復(fù)雜。本文提出一種完全同址的數(shù)據(jù)全并行FFT處理器設(shè)計(jì)方法。此方案僅需要一個(gè)計(jì)數(shù)器,通過(guò)簡(jiǎn)單的線形變換,即可實(shí)現(xiàn)對(duì)不同長(zhǎng)度N=4p的FFT處理。

　　1 原理分析

　　設(shè)序列x(n)的長(zhǎng)度為N=4p,其中p為正整數(shù),則x(n)的DFT為:

　　由上述運(yùn)算步驟可推得基4按時(shí)間抽取在第s級(jí)的蝶形運(yùn)算單元的方程為:

　　其中s為基4 DIT算法流圖中蝶形運(yùn)算單元的級(jí)數(shù);n=b2