利用AVS技術(shù)與PWI能量管理單元降低系統(tǒng)能耗

Michael Drake   美國國家半導(dǎo)體  應(yīng)用工程師
Netnarin (Joy) Taylor   美國國家半導(dǎo)體  高級產(chǎn)品市場工程師

　　筆記本電腦、手機、PDA等移動多媒體設(shè)備的功能日趨多樣化，相應(yīng)的產(chǎn)品設(shè)計師不得不面對這樣一個挑戰(zhàn)：盡可能降低每一個環(huán)節(jié)的能耗以延長電池壽命。因為絕妙的產(chǎn)品創(chuàng)新設(shè)計如果以高能耗為代價，所謂的客戶體驗不過是“水中月，鏡中花”。

　　目前電源轉(zhuǎn)換效率已高達90%以上，通過進一步提升轉(zhuǎn)換效率已不是問題的關(guān)鍵。因此，引進一種全新的技術(shù)在系統(tǒng)層面進行能耗管理成為一種必須。

AVS及其原理

　　自適應(yīng)電壓調(diào)節(jié)(AVS)技術(shù)采用閉環(huán)的方式盡可能降低供電電壓，同時確保任務(wù)能按時完成。與傳統(tǒng)的預(yù)定義電壓頻率組合，即動態(tài)電壓調(diào)節(jié)DVS相比，AVS是一種更高效的電壓調(diào)節(jié)方式。DVS技術(shù)采用開環(huán)的方式調(diào)節(jié)電壓、預(yù)設(shè)頻率或按照電壓/頻率對照表進行調(diào)節(jié)。要保證所有元器件可在任何溫度下都能正常地運行，電壓必須足夠。雖然這種開環(huán)方式可以合理降低部分功耗，但并不能完全達到節(jié)能要求。而AVS在確定最理想供電電壓時可以將工藝、溫度及供電情況所產(chǎn)生的影響全部計算在內(nèi)，從而確保功耗可以減至最少。

　
     圖1 AVS功能設(shè)置

　　自適應(yīng)電壓調(diào)節(jié)(AVS)是一種系統(tǒng)級節(jié)電方案——通過獨立自動控制單片機 (SoC)中每一個處理引擎的供電電壓來降低數(shù)字單片機系統(tǒng)的功耗。這項技術(shù)嵌入了基于綜合先進的微控制器總線體系結(jié)構(gòu)(AMBA)的內(nèi)核，即高級功率控制器(APC) (參看圖2)。高級功率控制器(APC)可以指定單片機系統(tǒng)執(zhí)行DVS功能或全面執(zhí)行AVS功能。此外，高級功率控制器(APC)通過阻斷電源傳輸系統(tǒng)內(nèi)部的互動， 確保供電電壓和數(shù)字邏輯功耗根據(jù)單片機時鐘頻率降至最低并產(chǎn)生最優(yōu)化功率轉(zhuǎn)換效率。高級功率控制器(APC)利用3個接口與系統(tǒng)的其他電路連接一起，即AMBA標(biāo)準(zhǔn)主接口、時鐘管理單元(CMU)接口以及采用開放式標(biāo)準(zhǔn)的PowerWise接口(PWI)。主接口負(fù)責(zé)控制及配置高級功率控制器2(APC2)，而時鐘管理單元接口負(fù)責(zé)協(xié)調(diào)電壓及頻率。

 
   圖 2 采用DVS和AVS的節(jié)能圖

　　PWI接口是個簡單的高速(高達15MHz)的雙引腳串行接口，特別適合于多種可編程應(yīng)用中的AVS及DVS需求。最新版 PWI 2.0標(biāo)準(zhǔn)可以用同一總線支持多個單片機及外圍設(shè)備。PWI接口可將有關(guān)電源管理的數(shù)據(jù)傳送到外置的能源管理單元(EMU)或控制其他外圍設(shè)備。

PWI能量管理單元

　　PWI能量管理單元(EMU)是美國國家半導(dǎo)體面向移動計算平臺的高集成數(shù)字可編程電源產(chǎn)品。通過高速串行PWI鏈路，能量管理單元(EMU)可以對多種穩(wěn)壓器進行控制與編程。將AVS與美國國家半導(dǎo)體的高級能量控制器(APC)相結(jié)合，可以在系統(tǒng)溫控范圍內(nèi)實現(xiàn)全程最優(yōu)化節(jié)能效果。如圖2所示，在固定電壓下，DVS和AVS系統(tǒng)中所達到的共同節(jié)能效果。

　　美國國家半導(dǎo)體推出的LP5552 能量管理單元，與PWI 2.0相兼容，并包含兩個對雙電壓域供電的PWI從器件。每個從器件都包括一個具有800mA輸出的DC/DC降壓開關(guān)，它可以在0.6V至1.235V范圍內(nèi)進行數(shù)字編程。另外，在能量管理單元中有5個可編程LDO，可以為其它系統(tǒng)元器件進行供電。LP5552在許多系統(tǒng)中可作為整體電源來使用。應(yīng)用諸如APC這樣的器件需要專用的PWI主器件，而應(yīng)用LP5552只需要對系統(tǒng)中兩個通用I/O引腳上的PWI命令進行位拆裂。圖3為LP5552的硬件配置。

 
      圖3 LP5552硬件連接

　　PWI 2.0 規(guī)格中規(guī)定，SCLK頻率可以低至32kHz。即使簡單的8位微控制器基本上也可以滿足這個要求。通過PowerWise連接的簡單的功能來控制LP5552，系統(tǒng)便可以執(zhí)行一個可編程的電源或DVS電壓/頻率調(diào)節(jié)算法。我們將檢驗PWI寄存器寫入序列。注意這個代碼片斷假設(shè)LP5552從外部捆綁連接到從地址0， GPIO1(SCLK)已經(jīng)被配置成一個輸出，而GPIO2(SPWI)則從輸出開始，但是可以在系統(tǒng)配置成為輸入。